|
自律的動作を目指した知能ロボット実現のためには、多種多様な処理が必要とされると共に、センサフィ-ドバックなどが多い。したがって、実時間処理をするためにはロボットシステムの各処理の演算遅れ時間をできるだけ小さくすることが重要である。本研究では、以上のような観点から演算遅れ時間最小化の進接的方法は計算量を指向したVLSI向きハ-ドウェアアルゴリズムおよびそのVLSIプロセッサア-キテクチャについて考察し、種々の実例を通してその有用性を明らかにすることができた。以下に主な成果を列挙する。1.計算量の少ないハ-ドウェアアルゴリズム 演算遅れ時間最小化の直接的方法は計算量を減少させるアルゴリズムの考案である。一例としての座標変換プロセッサは、座標の回転移動という基本演算を連続的に使用することにより従来の汎用マイクロプロセッサ処理の20倍以上の高性能化を達成できることが実際のLSI化により明らかになった。2.高並列処理ア-ケテクチャ デ-タ依存グラフの並列性を最大限利用するため、並列に備えられた演算器あるいはサブプロセッサユニット出力を適当な結合回路網を用いて、滞在時間が極力小さくなるデ-タフロ-制御に基づき次々と接続していく。ディジタルサ-ボ用行列演算プロセッサ、逆動力学演算プロセッサ、チェインコ-ドマッチングに基ずく画像認識プロセッサ、さらに障害物回避プロセッサなどの並列処理ア-キテクチャを具体的に提案することができた。3.最適解の保証されるニユ-ラルネットワ-ク セル機能として積和演算出力を有する離散時間ニユ-ラルネットワ-クを考案することにより、2乗誤差関数など評価関数の最小化を行う高並列ハ-ドウェア構成を示し、連立一次方程式の高速求解に有用である超高並列VLSIシステムを提案している。
|
