• Search Research Projects
  • Search Researchers
  • How to Use
  1. Back to project page

2023 Fiscal Year Annual Research Report

超高速シリコンアナログ回路と超高速光回路の融合

Planned Research

Project AreaPhotonic Computing Highlighting Ultimate Nature of Light
Project/Area Number 22H05199
Research InstitutionNational Institute of Information and Communications Technology

Principal Investigator

笠松 章史  国立研究開発法人情報通信研究機構, 未来ICT研究所小金井フロンティア研究センター, 研究センター長 (30296884)

Co-Investigator(Kenkyū-buntansha) 原 紳介  国立研究開発法人情報通信研究機構, 未来ICT研究所小金井フロンティア研究センター, 主任研究員 (30434038)
関根 かをり  明治大学, 理工学部, 専任教授 (40282834)
Project Period (FY) 2022-06-16 – 2027-03-31
Keywords集積回路 / アナログ / 光電融合 / 光カオス / バンディット問題 / 光リザバー
Outline of Annual Research Achievements

光カオスを用いた高速意思決定システムへの高速電子回路の適用について、選択回路と短パルス発生回路を組み合わせた処理系全体を1つの集積回路とすることを目指して、まずシステム全体をブレッドボード上で個別の電子回路によって組み上げ、電子回路全体の機能検証を実施し、アーキテクチャの妥当性を確認した。これと並行して、個別の回路ブロックの詳細な機能評価や性能の検証を進めている。一例として、比較回路において、入力カオス信号がしきい値電圧とほぼ同じ値の付近の場合に出力が不定になる現象や、実際の回路に寄生的なキャパシタやインダクタによって動作遅延の影響が生じることが分かっており、それらがシステム全体に及ぼす影響を検証した。この他にも、履歴回路に入力する短パルス波形の形状や、履歴回路の非線形性がシステムに与える影響等についても、回路シミュレータ(SPICE)とシステムシミュレータ(MATLAB)を組み合わせたシミュレーション環境を構築して検証し、いずれもアナログシステムのロバスト性が確認された。
光リザバーと積和演算集積回路の融合について、ギルバートセル型のアナログ積和演算回路を65nmルール集積回路で設計し、入出力特性をシミュレーションした。アナログ回路がもつ非線形性や、積の重み係数の量子化誤差などがシステム動作に及ぼす影響について数値計算によって解析した。理想値と比較してある程度の違いはみられるものの、システムの機能としては問題ない程度であることを確認した。
光カオスを用いた高速乱数生成への集積回路の適用については、XOR回路やサンプリング回路を集積回路について、アナログ特性を考慮して最適設計した回路を65nmルールで設計してTSMC社で試作し、各機能ブロックの動作検証を行いながら、性能確認を実施している。

Current Status of Research Progress
Current Status of Research Progress

3: Progress in research has been slightly delayed.

Reason

高速アナログ信号処理及び超高周波通信のために開発してきた300GHz動作可能な超高速アナログ回路技術を応用展開し、アナログ回路の不確定性、非線形性を積極活用して、光コンピューティングにおける光電融合の課題の解決方法を探るための研究開発は順調かつ有意義に遂行できている。
光リザバーと積和演算集積回路の融合について、シリコンフォトニクスとバイポーラトランジスタを混載した製造技術の活用を検討していたが、インターフェース上の仕様に不十分な点があることが判明し、用いる製造技術の見直しを進めている。

Strategy for Future Research Activity

光カオスを用いた高速意思決定システムへの高速電子回路の適用については、システム全体の集積回路設計を進め、集積回路の試作が完了次第、性能等を検証する予定である。
光リザバーと積和演算集積回路の融合については、シリコンフォトニクスチップと積和演算集積回路を接続し、波形再現処理等のシステム検証を実施していく。
光カオスを用いた高速乱数生成への集積回路の適用については、引き続き各回路の最適設計をブラッシュアップして性能検証を実施する予定である。

  • Research Products

    (3 results)

All 2023

All Presentation (3 results)

  • [Presentation] 積和演算回路の非線形性による光リザーバコンピューティングシステムへの影響2023

    • Author(s)
      祖父江 滉一,安藤 夏輝,関根 かをり,和田 和千,砂田 哲,笠松 章史
    • Organizer
      第84回応用物理学会秋季学術講演会
  • [Presentation] 2本腕バンディット問題を解く0.18 um CMOS集積回路の設計2023

    • Author(s)
      中條洋資,和田和千,関根かをり,原 紳介,笠松章史,成瀬 誠
    • Organizer
      電子情報通信学会東京支部学生会研究発表会
  • [Presentation] 2本腕バンディット問題を解くアナログ集積回路の試作2023

    • Author(s)
      中條洋資, 森 光平, 和田和千, 関根かをり, 原 紳介, 笠松章史, 成瀬 誠
    • Organizer
      電気学会電子回路研究会

URL: 

Published: 2025-12-26  

Information User Guide FAQ News Terms of Use Attribution of KAKENHI

Powered by NII kakenhi