2004 Fiscal Year Annual Research Report
進化的グラフ生成手法に基づくアナログ・ディジタル混載集積回路設計に関する研究
Project/Area Number |
02J10759
|
Research Institution | Tohoku University |
Principal Investigator |
夏井 雅典 東北大学, 大学院・情報科学研究科, (DC1)
|
Keywords | 進化的計算手法 / 回路合成 / アナログ回路設計 / グラフ / 並列コンピューティング / PCクラスタ |
Research Abstract |
今年度は,本申請者の提案する進化的グラフ生成手法(EGG)に基づくアナログ・ディジタル混載回路自動合成システムの構築を目的とした.具体的には,(1)大規模かつ多様な回路の自動合成を可能にするためのEGGシステムの拡張を行った.(2)EGGシステムによるアナログ回路の自動合成実験を行った.(3)EGGに基づくアナログ・ディジタル混載集積回路の自動合成に関する基礎理論の確立に関して検討を行った. 1.大規模かつ多様な回路の自動合成を可能にするためのEGGシステムの拡張 システムの実用化推進のための各種技術の導入について検討した.具体的には,(1)探索効率の向上を目的とした回路の再利用技術の導入,(2)アナログ回路合成において必須となる回路素子パラメータの最適化手法の導入について検討した.これらの技術を前年度までに検討を行ってきたPCクラスタリング技術と組み合わせることにより,実用的な時間内で大規模かつ多様な回路の合成が可能なシステムの構築が可能になった. 2.アナログ回路の自動合成実験 EGGシステムによるアナログ回路の合成実験を行った.その結果から,本システムが,与えられた仕様に応じた多種多様な回路構造を合成できることを示したとともに,複数の評価基準を考慮する必要があるアナログ回路の合成に対しても適用が可能であることを示した. 3.EGGに基づくアナログ・ディジタル混載集積回路の自動合成に関する基礎理論の確立 実験結果を通し,アナログ・ディジタル混載集積回路の自動合成に対するEGGの適用の可能性について検討を行った.既存の設計支援技術との協働方法を確立するとともに,今後ますます向上することが予想される計算処理能力を有効に活用することで,自動合成が困難とされてきた回路を含むより広いクラスの回路合成問題に対してもEGGの適用が可能であることを示した.
|
Research Products
(4 results)