2003 Fiscal Year Annual Research Report
半導体集積回路におけるシグナルインテグリティおよび信頼性の向上に関する研究
Project/Area Number |
03J11088
|
Research Institution | The University of Tokyo |
Principal Investigator |
名倉 徹 東京大学, 大学院・工学系研究科, 特別研究員(DC2)
|
Keywords | 半導体集積回路 / シグナルインテグリティ / 信頼性 / 電源ノイズ / スタブ |
Research Abstract |
スタブを用いることで集積回路における電源ノイズの低減が可能であることを示した。 1.従来無視されてきた抵抗成分を考慮したスタブ理論を確立した。従来用いられてきた、抵抗・容量・イシダクタ・コンダクタを用いた回路ではなく、新たに等価終端近似を提案し、シミュレーション時間を13%短縮した。本近似を用いることで様々な物理パラメータを解析的に求めることが可能となり、スタブ設計の簡単化および直感的理解につながった。また、同一面積で形成される容量と比較して、26%の電源ノイズの低減が得られた。また、狙った周波数では約50%のノイズ低減効果があることを示した。 2.疑似ランダムパターン発生回路・多段インバータ・VCOを内蔵したテスト回路を設計し、VDECを通じて試作した。 3.テスト回路の電源ノイズを測定した。数GHzの周波数では表皮効果が現れるため、スタブの解析において、周波数依存の抵抗値を考慮する必要があることが分かった。 4.表皮効果の影響により、LSIに内蔵したスタブでは十分顕著な効果を得ることができない。そこで、ボード上にスタブを形成した。ボード上のスタブを用いることにより、十分低抵抗なスタブを得ることができ、48%の電源ノイズの削減に成功した。さらに、狙った周波数においては、90%のノイズを削減することができた。 5.複数のスタブを並列に用いることで、お互いの特性が悪影響を与えることなく、それぞれの周波数のノイズを削減できることが分かった。
|