• Search Research Projects
  • Search Researchers
  • How to Use
  1. Back to project page

2004 Fiscal Year Annual Research Report

知識再利用に適した回路設計データベースの構築

Research Project

Project/Area Number 03J50561
Research InstitutionKyoto University

Principal Investigator

田中 克典  京都大学, 情報学研究科, 特別研究員(DC2)

Keywords回路設計データベース / 回路設計データ再利用 / 論理最適化 / トランスダクション法 / 拡張許容関数集合 / スイッチ型論理回路 / FPGA / SPFD
Research Abstract

本年度は、回路設計データベース構築のため、データ再利用時に実装技術に適合させるための論理最適化技術に関する研究を行い、次の成果を得た。1)拡張許容関数集合(SSPF)に基づく回路最適化手法。2)スイッチ型回路向けトランスダクション法。3)LUT型FPGA回路のためのSPFDに基づく再配線手法の改良と研究発表を中心に研究を行った。
論理最適化手法であるトランスダクション法で用いられる許容関数集合の概念を発展させたSSPFの概念を提案した。従来の許容関数集合としてMSPFとCSPFがあり、前者は簡単化能力の点で、後者は計算時間の点で長所を持つ。SSPFはこれらの長所を両立させる手法であり、実験により比較的短い計算時間で強力な簡単化能力を実現できることが示された。本年度は、本手法に関する論文を学術雑誌へ投稿し、採録された。
本研究では、回路の最も基本的な素子であり双方向に信号伝播を行うことのできるスイッチ型素子による論理回路の簡単化手法を開発した。双方向性を用いて少数の素子に論理関数実現への多くの役割を担わせることで、少数の素子で複雑な論理関数を実現する回路を設計できる。本年度は、スイッチ型回路論理設計手法に関する特許出願を行った。
トランスダクション法の発展手法としてLUT型FPGA回路に特化したSPFDとそれを用いた結線削除や置換手法が提案されてきたが、本研究では結線追加により大きな部分回路を冗長化する手法を提案した。本年度はさらに、回路遅延に影響の大きい部分回路を特定し、それを変形目標と定めることにより、大きな遅延削減効果のある変形手法を提案した。本手法に関して、国際会議での発表を行い、学術雑誌に投稿した論文が掲載予定である。
本研究で提案した手法により、様々な種類の論理回路データを柔軟に再利用することが可能となった。

  • Research Products

    (4 results)

All 2005 2004

All Journal Article (4 results)

  • [Journal Article] SPFD-Based Flexible Transformation of LUT-Based FPGA Circuits2005

    • Author(s)
      Katsunori Tanaka, Shigeru Yamashita, Yahiko Kambayashi
    • Journal Title

      IEICE Trans.on Fundamentals E88-A・4(印刷中)

  • [Journal Article] Super-Set of Permissible Functions and Its Application to the Transduction Method2004

    • Author(s)
      Katsunori Tanaka, Yahiko Kambayashi
    • Journal Title

      IEICE Trans.on Fundamentals E87-A・4

      Pages: 3124-3133

  • [Journal Article] Super-Set of Permissible Functions2004

    • Author(s)
      Katsunori Tanaka, Yahiko Kambayashi
    • Journal Title

      Proc.of International Workshop on Logic and Synthesis

      Pages: 127-134

  • [Journal Article] SPFD-Based Effective One-to-Many Rewiring (OMR) for Delay Reduction of LUT-based FPGA Circuits2004

    • Author(s)
      Katsunori Tanaka, Shigeru Yamashita, Yahiko Kambayashi
    • Journal Title

      Proc.of Great Lake Symposium on Very Large Scale Integrated circuits

      Pages: 348-353

URL: 

Published: 2006-07-12   Modified: 2016-04-21  

Information User Guide FAQ News Terms of Use Attribution of KAKENHI

Powered by NII kakenhi