1992 Fiscal Year Annual Research Report

超並列ハードウェア・アーキテクチャの研究

Research Project

Project/Area Number	04235103
Research Institution	Kyoto University
Principal Investigator	富田眞治京都大学, 工学部, 教授 (40026323)
Co-Investigator(Kenkyū-buntansha)	平木敬東京大学, 理学部, 助教授 (20238348) 田中英彦東京大学, 工学部, 教授 (60011102) 末吉敏則九州工業大学, 情報工学部, 助教授 (00117136) 金田悠紀夫神戸大学, 工学部, 教授 (80107979) 天野英晴慶應義塾大学, 理工学部, 専任講師 (60175932)
Keywords	超並列計算機 / 分散共有メモリ / 細粒度並列処理 / データ駆動並列処理 / 制御駆動並列処理 / 並列オブジェクト指向 / 超並列向き相互結合網 / 耐故障性
Research Abstract	本年度は,超並列ハードウェア・システムの実現に向けて基本構想を検討した.またその設計思想に基づきプロトタイプ・システムの検討を行った. プロトタイプ・システムは1000台規模のシステムを目安としており,クラスタ構造を採る分散共有メモリ型のマルチプロセッサシステムである.以下では,各々のシステム構成要素に関する研究成果を示す. (1)要素プロセッサの研究 1万台を超えるプロセッサからなる超並列システムでは,プロセッサ間の通信・同期オーバヘッドを隠蔽できなければ,満足な並列処理性能は得られない.このようなオーバヘッドの軽減ならびに隠蔽を可能にするためには,readレイテンシの軽減,ならびに,事象待ちのためのネットワーク・トラフィックの軽減などの直接的な対策のみならず,軽いコンテキスト切替え等の間接的な対策が必要となる.このような目的を達成するため,FIFO機構ならびにI-structureベースの同期機構を兼ね備えた高機能キャッシュ・メモリの検討を行った. (2)記憶構成方式の研究高性能かつ大規模な分散共有メモリ並列計算機システムの構築を目指すため,要素プロセッサ向きでない本質的に局所性のない処理(プロセッサ間の通信,同期,メモリ管理等)を従来の局所性を利用する要素プロセッサから分離並列処理することを目的としたプロセッサ(MBP:Memory-Based Processor)を主記憶に設ける方式を提案した. (3)高速・高信頼相互結合網の研究超並列計算機の相互結合網の設計に際しては,グラフ理論的(直径,次数など)な性質も重要であるが,実用的な側面や実装の可能性も同様に考慮しなければならない.本研究では,このような点を鑑み,2次元メッシュをベースとしたRDT:Recursive Diagonal Torusと呼ぶネットワークを開発した.RDTはメッシュに付加リンクを設けることで,ネットワークの直径をlogN程度まで軽減する.リンクの付加はベースとなるメッシュのX軸,Y軸の両方について±2メッシュ上を離れたノードに対して再帰的に行う.RDTには任意の2ノード間に複数のパスが存在するため,対故障性に優れるという特徴も兼ね備えている.

Research Products

(6 results)

All Other

All Publications (6 results)

[Publications] 五島正裕: "プロセッサ間通信をサポートする On-Memory FIFO機構" 情報処理学会研究報告. Vol.92 NO.65. 9-16 (1992)
[Publications] Gaye Kalidou: "A Batcher Double Omega network with combining" IEICE Trans. Inf.&Syst.Vol.E75-D No.3. 307-314 (1992)
[Publications] Hironori Nakajo: "Fast Data Communication for Scalable Distributed Shared-Memory Parallel Computer hyper-KORP" Proc.of IEEE Pacific Rim Conference on Communications,Computers and Signal Processing. (1993)
[Publications] Toshinori Sueyoshi: "A New Approach Towards Realization of Reconfigurable Interconnection Networks" Proc.of the 1992 IEEE International Phoenix Conference on Computers and Communications. 456-463 (1992)
[Publications] Kentaro Shimada: "Studies on the Parallel Inference Engine PIE64" Annual Report of the Engineering Resarch Institute,Faculty of Engineering,University of Tokyo,. 51. 73-78 (1992)
[Publications] 徳永尚哉: "メモリ・コンシステンシ・モデル---フレームワーク化および新モデル提案---" 情報処理学会研究報告. Vol.92 No.97. 33-40 (1992)

1992 Fiscal Year Annual Research Report

超並列ハードウェア・アーキテクチャの研究

Principal Investigator

富田 眞治 京都大学, 工学部, 教授 (40026323)

Research Products

[Publications] 五島 正裕: "プロセッサ間通信をサポートする On-Memory FIFO機構" 情報処理学会研究報告. Vol.92 NO.65. 9-16 (1992)

[Publications] Gaye Kalidou: "A Batcher Double Omega network with combining" IEICE Trans. Inf.&Syst.Vol.E75-D No.3. 307-314 (1992)

[Publications] Hironori Nakajo: "Fast Data Communication for Scalable Distributed Shared-Memory Parallel Computer hyper-KORP" Proc.of IEEE Pacific Rim Conference on Communications,Computers and Signal Processing. (1993)

[Publications] Toshinori Sueyoshi: "A New Approach Towards Realization of Reconfigurable Interconnection Networks" Proc.of the 1992 IEEE International Phoenix Conference on Computers and Communications. 456-463 (1992)

[Publications] Kentaro Shimada: "Studies on the Parallel Inference Engine PIE64" Annual Report of the Engineering Resarch Institute,Faculty of Engineering,University of Tokyo,. 51. 73-78 (1992)

[Publications] 徳永 尚哉: "メモリ・コンシステンシ・モデル---フレームワーク化および新モデル提案---" 情報処理学会研究報告. Vol.92 No.97. 33-40 (1992)

富田眞治京都大学, 工学部, 教授 (40026323)

[Publications] 五島正裕: "プロセッサ間通信をサポートする On-Memory FIFO機構" 情報処理学会研究報告. Vol.92 NO.65. 9-16 (1992)

[Publications] 徳永尚哉: "メモリ・コンシステンシ・モデル---フレームワーク化および新モデル提案---" 情報処理学会研究報告. Vol.92 No.97. 33-40 (1992)