2004 Fiscal Year Annual Research Report
単一磁束量子を情報担体とする超高速メモリシステムに関する研究
| Project/Area Number |
04J04854
|
|---|
| Research Institution | Yokohama National University |
|---|
Principal Investigator |
藤原 完 国立大学法人横浜国立大学, 大学院・工学研究院, DC2
|
|---|
| Keywords | 超伝導集積回路 / SFQ / メモリ / シフトレジスタ / マイクロプロセッサ / エラーレート / Josephson-CMOSハイブリッドシステム / インターフェース回路 |
|---|
| Research Abstract |
超伝導に関する研究の中で、デジタル回路応用研究として、単一磁束量子を情報担体に用いるSFQ論理回路の研究がある。半導体集積回路と比較して、一桁以上の高速性、三桁以上の低消費電力性を持つSFQ論理回路への期待は大きい。超伝導サーバなどのハイエンド分野への応用においてメモリの性能がシステムの性能を決定する。微小電圧パルスで論理を組むSFQ回路に適したメモリシステムとして、超伝導シフトレジスタ型メモリシステムの提案及びプロトタイプの実証を行ってきた。本年度、共同開発を行ってきた各要素回路と組み合わせて、4-Byteメモリ実装SFQマイクロプロセッサの動作実証に世界で初めて成功した。システムクロック周波数1.1GHzで最大動作周波数は21GHz、消費電力は2.3mWである。また、8-Byte SFQメモリを用いた誤り確率評価用回路の設計を行い、ビットエラーレートに換算して10^<-12>の結果を得た。また、大規模化へ向けた検討として、集積化セルを用いた、5mm角チップ内で32x32-bitメモリの設計を行った。また、性能見積もりの結果、将来の半導体マイクロプロセッサのメモリ性能と比較しても、十分高速なSFQメモリが実現可能である事を示した。もう一方の高性能メモリ実現の候補であるJosephson-CMOSハイブリッドメモリシステムについては、システムの鍵を握るインターフェース回路に関する検討を行ってきたが、今年度、高速動作実証に向けて、連結部分にキャパシタンスを用いて駆動する方式を採用し、低速において正常動作を確認した。この構造を用いたインターフェース回路の高速試験用回路の設計も行っており、今後、動作確認を行う。
|
