2004 Fiscal Year Annual Research Report
極微細デバイスに対する量子輸送モデルの構築およびその量子輸送特性の解明
Project/Area Number |
04J08027
|
Research Institution | Osaka University |
Principal Investigator |
竹田 裕 大阪大学, 大学院・工学研究科, 特別研究員(DC2)
|
Keywords | 量子輸送シミュレーション / ナノスケールMOSFET / フォノン散乱 / 界面ラフネス / FinFET / 非平衡グリーン関数法 / 量子力学的効果 / デバイスシミュレーション |
Research Abstract |
ゲート長10nm程度のナノスケールMOSFETを対象とした2次元量子輸送デバイス・シミュレータを開発した。シミュレータは非平衡グリーン関数伝にもとついて開発し、MOSFET中のキャリアの低次元化やソース・ドレイン間トンネリングなどの量子力学的効果が取り入れられるようにした。シミュレータの非平衡グリーン関数法輸送方程式部分には固有モード展開法と呼ばれる方法を用い、シミュレーション時間を大幅に短縮した。それによりこバルク型MOSFETに適用可能となった。 報告されているゲート長5nmのバルクMOSFETの実験結果を用いてシミュレータの妥当性を検証した。インバースモデリングにより決定した1つの不純物分布により非常に広い範囲のデバイス特性を再現することができ、開発したシミュレータが妥当であることを確認した。また、シミュレータに物理モデルに基づいてフォノン散乱を取り入れた。その結果、極微細MOSFET中ではフォノン散乱がデバイス特性のON状態に強く影響することが分かった。更に、デバイスのOFF状態ではフォノン吸収過程を介したトンネル電流の増加が散乱による電流減少を補うため、フォノン散乱のデバイス特性への影響が小さいことを明らかにした。 マルチゲート立体構造デバイスに対応するため、シミュレータを3次元に拡張した。3次元シミュレータにはフォノン散乱に加え、酸化膜界面の界面ラフネスによる影響も取り入れた。界面ラフネスは障壁ポテンシャルなどのランダムなゆらぎとして取り入れ、複数のサンプルに対してシミュレーションを行った。その結果、界面ラフネスのデバイス特性への影響が、デバイスのオン状態・オフ状態にあまり依存しないことを明らかにした。また、極微細FinFETでは、デバイスごとに異なる界面ラフネスの分布により閾値電圧が非常に大きくばらつくことを明らかにした。
|
Research Products
(2 results)