2004 Fiscal Year Annual Research Report
Project/Area Number |
04J11483
|
Research Institution | The University of Tokyo |
Principal Investigator |
渡辺 義浩 東京大学, 大学院・情報理工学系研究科, 特別研究員(DC1)
|
Keywords | リアルタイム画像処理 / 画像計測 / モーメント抽出 / ビジョンチップ / ビジュアルフィードバック / 並列処理 / 粒子計測 / FPGA |
Research Abstract |
本研究の目的は、高いフレームレートにおいても、多粒子データのリアルタイム獲得を可能とする視覚情報処理システムを、ビジョンチップと呼ばれるアーキテクチャを基本として確立することである。取得する画像特徴量として、各粒子のモーメントの取得に着目する。モーメントは、広範なアプリケーションにおいて効果が高い特徴量である。本システムによって、新たなアプリケーションの展開が期待できる分野として、Particle Image Velocimetry、原生動物群の顕微鏡観測、ロボットビジョン、検査処理、工業応用などが挙げられる。 平成16年度は、同処理を実現する、アーキテクチャの提案、及びその検証を行った。アーキテクチャの特徴は、画素並列構造、並列抽出、画素間非同期処理の3点である。本アーキテクチャは、小規模なプロセッシングエレメントを均質に並べた画素並列処理構造に基づく。これによって、演算量の大きい画像処理の効率化を図る。また、対象数に対するモーメント抽出の処理量増加を抑えるため、並列抽出と呼ぶ手法を採用した。これは、並列処理機構を利用し、複数の領域に関するモーメント抽出を同時に行うものである。シミュレーションを通し、同手法によって処理量の大幅な削減が可能であることを示した。また、並列抽出に伴う画像処理に関して、画素間非同期処理を採用した。これは、クロックの同期を必要としないアルゴリズムを組むことで、近傍同士の通信を非同期に行い、処理の高速化を実現するものである。実際のアルゴリズムは、収束の保証された繰り返し演算で構成した。 さらに、提案したアーキテクチャをFPGAに実装した。今回試作した回路にて、提案する動作がハードウエア上で実現可能であることを確認した。また、回路の最適化によって、想定する性能が将来的に実現可能であることを確認した。
|
Research Products
(3 results)