2005 Fiscal Year Annual Research Report
| Project/Area Number |
05F05660
|
|---|
| Research Institution | National Institute of Advanced Industrial Science and Technology |
|---|
Principal Investigator |
酒井 滋樹 独立行政法人産業技術総合研究所, エレクトロニクス研究部門, グループ長
|
|---|
| Co-Investigator(Kenkyū-buntansha) |
LI Qiuhong 独立行政法人産業技術総合研究所, エレクトロニクス研究部門, 外国人特別研究員
|
|---|
| Keywords | 強誘電体メモリ / 不揮発メモリ / 強誘電体ゲートトランジスタ / メモリウィンドウ / 半導体デバイス / 不揮発素子 |
|---|
| Research Abstract |
現在研究されている金属(Metal)・強誘電体(Ferroelectric)・絶縁体(Insulator)・半導体(Semiconductor)のMFIS積層構造をゲートとする強誘電体ゲート電界効果トランジスタ(FeFET)は、情報を記憶するとき正のゲート電圧が必要であった。不揮発メモリの好ましい形態は、記憶状態で電源を必要としない、すなわちゲート電圧が零であることである。今年度はn型の半導体基板を採用し上記トランジスタの試作を行うことにより、情報記憶状態におけるゲート電圧を零に近づける研究を行った。
これまで、最も優れた性能を示している材料であるPt/SrBi_2Ta_2O_9/HfAlO/Siから成るMFIS積層型のFeFETを作製した。まずは、p型Si半導体基板上に13nmの厚さのHfAlOをレーザアブレーション法で形成し、強誘電体SrBi_2Ta_2O_9の厚さをパラメータとして変え、FeFETの性能指数であるメモリウィンドウと強誘電体の厚さとの関係を実験的に得た。13nmの厚さのHfAlOに対して適正なSrBi_2Ta_2O_9の厚さは400nm-500nmの範囲にあった。次にこの範囲内の膜厚(480nm)を使いn型Si基板上にMFIS積層型FeFETを作製した。その際、n型Si表面にn型不純物であるリンをイオンインプランテーション技術で打ち込んだ。リンの打ち込み量を1x10^<13>cm^<-2>、HfAlO薄膜形成時の窒素流量を35sccmとしたところ、作製したトランジスタは正負に6Vの掃引によってメモリウィンドウ幅1.0Vを示した。また、ゲート電圧0Vでのオン状態とオフ状態のドレイン電流比は5x10^5であった。これらの研究により、n型Si基板を用い適正な不純物量と窒素流量を選ぶことにより、FeFETの情報記憶状態時のゲート電圧を0Vにすることが可能であることを実証した。
|
