2006 Fiscal Year Annual Research Report
| Project/Area Number |
05F05660
|
|---|
| Research Institution | National Institute of Advanced Industrial Science and Technology |
|---|
Principal Investigator |
酒井 滋樹 独立行政法人産業技術総合研究所, エレクトロニクス研究部門, グループ長
|
|---|
| Co-Investigator(Kenkyū-buntansha) |
LI Qiuhong 独立行政法人産業技術総合研究所, エレクトロニクス研究部門, 外国人特別研究員
|
|---|
| Keywords | 強誘電体ゲートFET / 強誘電体 / FeRAM / 強誘電体メモリ / 不揮発メモリ |
|---|
| Research Abstract |
本研究では、次世代の不揮発メモリ・不揮発ロジック素子として期待される強誘電体電界効果トランジスタ(FeFET)の微細化・薄膜化の研究を進め、実用半導体集積回路への応用が可能な高性能FeFETを作製する。当該年度は、はじめに金属Pt、強誘電体SrBi_2Ta_2O_9(SBT)、絶縁体Hf-Al-O、半導体Siの積層構造をベースにしたFeFETを作製し、プロセスの適正化を図ることにより、高温で動作するFeFETの作製を目指した。 Si基板上にHf-Al-OとSBTをパルスレーザ堆積法で、Ptは電子ビーム蒸着法で形成した。イオンビーム法でゲートを加工した。 SBT結晶化のため800℃酸素中で熱処理した。FeFETの実用化には民生用素子としての使用上限温度85℃の高温環境で動作可能であることが要請されるので、素子を85℃まで上昇させ特性を評価したところ、85℃の環境でFeFETとしてのドレイン電流特性を確認すると共に2日間のデータ保持特性も実証した。回路応用のためには素子特性のばらつきの評価が重要であるので、チップ内の90個のFeFETのドレイン電流特性を評価したところ、on状態とoff状態それぞれのしきい値電圧のばらつきの標準偏差が両状態のしきい値電圧の差(メモリウィンドウと呼ぶ)の10%以下であることを確認した。これらの成果を基本にして薄膜化FeFBTの作製を試みた。SBTの厚さを300nm(従来は400nm)まで薄くしたFeFETは、±4Vのゲート電圧の掃引に対してのメモリウィンドウ0.7V以上の特性を呈した。微細化に向けてインダクティブ結合プラズマ法によるPtとSBTのドライエッチングの条件出しも開始し、反応ガスとしてBCl3ガスが有望であることを見出した。以上まとめると、高温でもデータ保持が可能なFeFETの作製に成功し、高性能FeFET作製技術の発展に大きく貢献した。
|
