2005 Fiscal Year Annual Research Report
歪および歪緩和シリコン系結晶成長と歪高速デバイスの作製と評価
Project/Area Number |
05J08561
|
Research Institution | Tokyo Institute of Technology |
Principal Investigator |
石原 英恵 東京工業大学, 大学院・理工学研究科, 特別研究員(DC1)
|
Keywords | 歪チャネル / Si1-yCy / 歪緩和 / 臨界膜厚 / 分子線エピタキシー |
Research Abstract |
シリコントランジスタの微細化の限界を打破する技術の一つに歪チャネル技術がある。広く研究されている歪Si/SiGe構造では、SiGeの熱伝導率などの問題が存在している。そこで本研究ではIV族系混晶半導体であるSi_<1-y>C_yに着目し、歪Si/Si_<1-y>C_y構造を提案している。この構造では従来の歪Si/SiGeにおける歪Siとは逆方向に歪が生じるため、成長方向の移動度が上昇すると考えられる。このことから、チャネルが縦方向である縦型トランジスタへの応用が可能となり、歪チャネルと縦型トランジスタという二つの技術を組み合わせることでより一層の性能向上が期待できる。現在はこの構造の実現へ向けて重要である歪緩和Si_<1-y>C_y層の研究を重点的に行っている。 平成17年度は、固定C濃度Si_<1-y>C_y緩和層について研究を行った。まず始めに、Si基板上におけるSi_<1-y>C_yの臨界膜厚を計算により求めた。これより、移動度が上昇するのに十分なC量である1%の置換型C濃度を有するSi_<1-y>C_yの臨界膜厚は、1200nmであることが分かった。Si_<1-y>C_y膜は、原料ガスにジシランとアセチレンを用いたガスソース分子線エピタキシー法により、エピタキシャル成長させた。この時、Si基板上にSiバッファ層を200nm導入することにより、Si基板からの転位や欠陥をSi_<1-y>C_y膜内へ侵入することを防ぎ、良好なヘテロ界面を得ることに成功した。 そこで、次にSiバッファ層上へ膜厚を変化させてSi_<1-y>C_yを成長させ、各膜厚における結晶構造の評価を行った。その結果、臨界膜厚よりも十分薄い膜厚230nmでは、Si_<1-y>C_y膜は面内方向に引っ張り歪をもって成長していることが分かった。臨界膜厚付近の膜厚1070nmにおいては、Si_<1-y>C_y膜は成長方向、面内方向ともに少し緩和していることが分かった。さらに膜厚を増加させた膜厚1700nmでは、膜厚1070nmに対して成長方向にのみ緩和が進行することが明らかとなった。
|