2005 Fiscal Year Annual Research Report
チップ内及びチップ間通信を統合する高速低消費電力型シームレスネットワークチップ
Project/Area Number |
05J08896
|
Research Institution | Hokkaido University |
Principal Investigator |
吉澤 真吾 北海道大学, 大学院・情報科学研究科, 特別研究員(PD)
|
Keywords | OFDM / 無線通信 / VLSI設計 / FPGA |
Research Abstract |
本研究では高速データ伝送速度を実現するOFDM方式無線通信回路の設計開発を行っている.OFDM通信方式において特に処理量の多い高速フーリエ変換や誤り訂正復号に対して最適な回路アーキテクチャを考案した.高速フーリエ変換回路ではパイプライン並列処理を行う方式に着目し,回路利用効率や電力消費効率の良いアーキテクチャであるR2SDF(Radix-2 Single Delay Feedback)を採用し,パケットモードOFDM方式のフレームフォーマットを処理できるように改良を加えた.復号回路では,ビタビ復号アルゴリズムの並列処理方法について検討を行い,並列化した分だけの回路規模の増加を抑える方式を考案した.上記の高速フーリエ変換回路やビタビ復号回路のほかに,QAM信号生成,フレーム同期,通信チャネル推定及び等化の回路設計も行い.ベースバンドのOFDM信号を変復調することのできるトータルシステムを完成させた.設計したOFDMシステムを0.25um CMOSプロセス上のディジタル回路モデルを用いて特性を評価した結果,回路規模は2入力NAND換算でゲート総数130万,動作周波数は最大80MHz,平均消費電力値は800mWとなった.また,設計したOFDMシステムの動作を検証するため,FPGA(Field Programmable Gate Array)を搭載したボードに回路を実装した.
|
Research Products
(5 results)