Research Abstract |
本研究では,論理LSIにおけるソフトエラーの発生率測定用スキャンフリップフロップ(FF)と,それを用いた測定手法を提案してきた.今年度は提案スキャンFFの実装コストに関する評価と,テストチップを用いた放射線照射試験を行い,提案手法の有効性を実証した. まず,提案スキャンFF単体の実装コストについて評価を行った.その結果,通常のスキャンFFと比較した時のコスト増加量が,実装面積で29%,遅延で5%,消費電力で17%程度で済むことが分かった,さらに,ITC'99ベンチマーク回路を用いてチップレベルでの実装面積評価を行った結果,チップ全体の面積に対する提案スキャンFFのインパクトはさらに少なく,平均して16%程度の面積増加で済むことが分かった.これにより,現実的なコスト負担で提案スキャンFFを実装できることを確認した. 次に、提案スキャンFFを実装したテストチップを用いて放射線照射試験を行った.テストチップは0.2-μm完全空乏型SOIプロセスを用いて作製し,これにKrイオン(線エネルギー付与: 40MeV-cm^2/mg)を照射した.その結果,提案手法によって,ソフトエラーの発生率をFFごと・発生要因(SEU又はSET)ごとに測定できることを確認した.さらに,今回の測定結果と,2006年度に行ったSETパルス幅測定の結果から数式的に予想したソフトエラー発生率を比較し,結果が妥当であることを確認した.以上の評価結果により,提案手法の有効性を実証することができた. 本研究では,新たなスキャンFFを提案し,論理LSIにおけるソフトエラーの発生率を,FFごと,発生要因ごとに測定することを初めて可能にした.これにより、ソフトエラーが発生しやすい場所を特定できるようになり,論理LSIの性能低下を極力抑えつつ,必要最小限のソフトエラー対策を導入することが可能になった.従って、本研究の成果は,信頼性と性能を両立させた計算機の実現に寄与するものである.
|