2006 Fiscal Year Annual Research Report
ASIPアレイを用いたユビキタス・システムのための多層SoCアーキテクチャの提案
Project/Area Number |
06F06092
|
Research Institution | Osaka University |
Principal Investigator |
今井 正治 大阪大学, 大学院情報科学研究科, 教授
|
Co-Investigator(Kenkyū-buntansha) |
MOHAMED AbdElsalam Hassan 大阪大学, 大学院情報科学研究科, 外国人特別研究員
|
Keywords | System Level Modeling / RTOS / Virtual Prototyping / Design Space Exploration / SystemC / Multiprosessors System-on-Chip / T-Engine / ASIP |
Research Abstract |
RTOSベース組込みシステムの、システムレベルのモデル化手法とシミュレーション手法を確立した。 提案手法では、組込みシステム設計者によるRTOSのシミュレーションモデルの構築を容易にするため、システムレベル設計言語におけるモデル化とモデル化で使用するライブラリを現実のRTOSの実装から導出する。 提案手法の主目標は、そのようなRTOSを用いる組込みシステムのプロトタイプを構築することである。 提案手法の実現可能性と有用性を、T-Engineシステムのプロトタイプの設計をケーススタディとして示し、結果を国際会議(VLSI-Soc'06)で発表している。 T-Engineは実際の製品開発で広く使用されているRTOSベース組込みシステム開発のプラットフォームである。また、ASIPアレイシステムとして提案する多層SoCアーキテクチャの性能解析、設計空間探索および、自動生成手法を確立した。 性能解析と設計空間探索では、マルチプロセッサシステムにおけるプロセッサへのアプリケーションタスク順序グラフ割当問題を解くために、SystemCシミュレーションモデルを使用している。 提案する性能解析と設計空間探索手法では、アプリケーションタスク順序グラフの割当に基づく実行可能な仕様モデルの自動生成のために、システムレベル言語によるモデル化を行っている。 提案する性能解析と設計空間探索手法の主目的は、様々なマルチプロセッサアーキテクチャの処理時間、消費電力、面積を高速に評価することである。 提案手法の実現可能性と有用性は、実例を用いたケーススタディによって示しており、結果は国際会議に投稿中である。 また、提案する多層SoCアーキテクチャの自動生成手法においては、設計空間探索によって得られたアーキテクチャレベルモデルから、あらかじめ用意しているコンポーネント群、ミドルウェア群、および、パラメタライズされたコンポーネントのためのインターフェース生成器に基づくASIPアレイシステム生成系を提案している。 提案するASIPアレイシステム生成系の実装は完了しており、T-EngineボードおよびFPGAボートを用いてASIPイシステムをFPGAボードに搭載し、T-Engineボードと接続する例をケーススタディとして作業中である。このケーススタテ7の完了後に結果を国際会議で発表する予定である。
|
Research Products
(1 results)