2007 Fiscal Year Annual Research Report
強誘電体ゲートトランジスタの高信頼性化に関する研究
Project/Area Number |
06F06135
|
Research Institution | Tokyo Institute of Technology |
Principal Investigator |
石原 宏 Tokyo Institute of Technology, 大学院・総合理工学研究科, 教授
|
Co-Investigator(Kenkyū-buntansha) |
LU Xubing 東京工業大学, 大学院・総合理工学研究科, 外国人特別研究員
|
Keywords | 強誘電体メモリ / 強誘電体ゲートトランジスタ / データ保持 / ゾルゲル法 / SrBi_2Ta_2O_9 |
Research Abstract |
強誘電体ゲート・トランジスタでは、ゲート強誘電体膜とSi基板との反応を防止するために、両者の間に高誘電率絶縁膜(バッファ層)を挿入する。本研究では、バッファ層材料として、強誘電体膜の結晶化温度である800℃でアニールしても結晶化しないHfTaO,HfSiONなどのHf系材料と、Si基板上にエピタキシャル成長させた単結晶SrTiO_3(STO)薄膜を用いてMFIS(金属-強誘電体-絶縁体-半導体)ダイオードを作製した。Hf系材料の形成には電子ビーム蒸着法を用い、STO膜の形成には分子線エピタキシー法を用いた。また、強誘電体膜にはゾルゲル法で形成したSrBi_2Ta_2O_9(SBT)を用い、電極には真空蒸着法で形成したPtを用いた。 結果として、HfTaO,HfSiONなどをバッファ層に用いることにより、±4Vの書き込み電圧により0.65Vのメモリウインドウ幅を実現することができた。しかし、断面TEM観察の結果、HfTaOなどのTaを含むバッファ層では強誘電体膜との反応が観測され、界面安定性という観点からは問題があることが明らかになった。これに対し、単結晶STOをバッファ層として用いた場合には、5Vの書き込み電圧で0.7V、7Vの書き込み電圧で1.1Vの大きなメモリウインドウが得られ、界面特性やデータ保持特性も良好であった。これらの検討より、単結晶STOのバッファ層としての有用性を初めて明らかにすることができた。
|
Research Products
(2 results)