2007 Fiscal Year Annual Research Report
多値非同期データ転送に基づくLDPCデコーダの構成に関する研究
Project/Area Number |
06J05347
|
Research Institution | Tohoku University |
Principal Investigator |
鬼沢 直哉 Tohoku University, 大学院・工学研究科, DC1
|
Keywords | 情報通信工学 / 電子デバイス・機器 / VLSI / 誤り訂正符号 / 非同期式制御 / LDPC符号 / チップ内高速データ転送技術 / 電流モード多値回路 |
Research Abstract |
本年度は,前年度で提案したアルゴリズムを用いて,実用的な長符号(256bit,1024bit)の非同期LDPCデコーダの設計を行うために,自動配置配線ツールを用いたLDPCデコーダ全体のチップ設計,および試作チップの動作検証/BER評価について検討した. 提案の非同期LDPCデコーダはノード間データ転送に従来CMOS回路とは異なる電流モード多値(MVCM)回路を用いているために,従来CMOS回路で可能であった自動配置配線ツールを用いることができず,すべてフルカスタム設計する必要があるため長符号長の大規模な回路設計は困難であった.そこで,個々のMVCM回路をCMOS回路と同様に自動配置配線用ライブラリとして登録することで,CMOS/MVCM回路を混載した自動設計フローを確立し,提案の非同期LDPCデコーダ全体のレイアウトを実現した.この成果は「The 2007 Analog Decoding Workshop」等にて発表を行った. 上記設計フローを用いてチップ試作を行い,基本的な動作検証および実チップでのBER(Bit error rate:誤り訂正率)評価を行った.試作したチップはデコーダ部分のみのため,デコーダへの入力信号としては,(1)ランダムは入力信号生成,(2)信号符号化,(3)ノイズの重畳をあらかじめ行う必要がある.BER評価には数百万回のシミュレーションを繰り返す必要があるために,高速な測定環境が必須である.そこで,任意の機能のハードウェア実装することができるデバイスFPGA(Field Programmable Gate Array)を用いて上記3つの機能を実装することで,ソフトウェア実装と比較して100倍以上高速な測定環境を構築した.この手法を用いて長符号長のLDPCデコーダのBER評価を行い「56th IEEE MWSCAS」にて発表を行った.
|
Research Products
(11 results)