2006 Fiscal Year Annual Research Report
Project/Area Number |
06J05582
|
Research Institution | Tokyo Institute of Technology |
Principal Investigator |
金 章九 東京工業大学, 大学院総合理工学研究科, 特別研究員(DC2)
|
Keywords | 集積回路 / オンチップ可変インダクタ / 再配線技術(WLP) / RF回路 / 左手系媒質 / メタマテリアル / 波長短縮率 / 右手・左手系伝送線路 |
Research Abstract |
集積回路内の能動素子や受動素子の特性は、設計時に想定した素子特性とのずれを生じる。これらのずれを動作時に補償するために、オンチップ可変インダクタにより回路性能の補正を行う手法を提案した。オンチップインダクタの問題点としてQ値が低いことが挙げられており、この問題を解決するために再配線(Wafer Level Packaging : WLP)技術を用いたインダクタが提案されている。本研究では、WLPを用いた可変インダクタのQ値を向上させるためにPatterned Ground Shield(PGS)技術を採用し、WLPインダクタのQ値を10%向上させることができた。 RF回路の動作周波数を可変にするために、RF回路を構成する受動素子を可変にする手法が多く用いられている。本研究では、これに対し、左手系媒質(Left-Handed Materials)を用いて可変範囲を広げる手法を提案し、検討を進めている。左手系媒質はメタマテリアルとも呼ばれ、負の透磁率と負の誘電率を同時にもつ自然界には存在しない物質である。左手系媒質中に線路を設計すると、その信号の伝播にあたり、負の群速度を持つ。また、伝播定数βを大きくすることができるため、波長短縮率を大きくし分布定数素子の小型化が可能となる。左手系媒質を実現するための共振器特性を可変にすることで左手系として振舞う周波数帯を変化させることができ、これによって広い可変範囲を有する新規RF回路の実現が期待できる。 本研究では、キャパシタとインダクタを周期的に並べたオンチップ右手・左手系伝送線路(CRLH-TL)を提案し、その伝送特性について理論的・実験的な考察を行った。0.18μm CMOSプロセスを用いてオンチップ試作を行い、右手・左手系伝送線路の性能を評価した。挿入損失・反射損失・伝搬特性・分散特性及び右手・左手系伝送線路(CRLH-TL)としての動作を確認した。抵抗損とSi基板による渦電流損が顕著なCMOSプロセスにおいては、低損失なマイクロストリップ線路や高いQ値をもつオンチップインダクタを得ることが難しく、特性の良い左手系伝送線路の実現が困難であることがわかった。そこで、WLP技術を用いたCRLH-TLを提案した。WLPプロセスを用いた線路の挿入損失は1mmで-0.3dB、反射損失は-40dB以上であり、Si CMOSプロセスを用いたCRLH-TLと比較して低い損失を有していた。異なるキャパシタとインダクタを交互に装荷することで従来の右手・左手系伝送線路の伝送帯域が交離し、0.01GHzから20GHzまでの広い伝送帯域が現れることが確認した。
|
Research Products
(1 results)