2007 Fiscal Year Annual Research Report
チップ・マルチ・プロセッサのリーク消費エネルギー削減技術に関する研究
Project/Area Number |
06J08029
|
Research Institution | Kyushu University |
Principal Investigator |
小宮 礼子 Kyushu University, 大学院・システム情報科学研究院, 特別研究員(DC1)
|
Keywords | メモリ・システム / 高性能 / 低消費電力 |
Research Abstract |
本年度は2つの課題に対して研究を実施した.具体的な研究内容は以下の通りである. (1)高性能かつ低リーク消費エネルギーを実現するキャッシュ・メモリに関する研究 前年度までに低リーク・キャッシュにおける性能低下を抑制する手法として,キャッシュ・ラインへの参照パタンを考慮したキャッシュの動的制御方式を提案し,評価を行った.そこで本年度はこれらの成果をまとめ,国際会議(研究発表番号1)にて発表した.本論文では,提案手法が既存手法と同程度の消費エネルギー削減効果維持しつつ,性能低下を改善することを示した.また,異なるプロセッサ構成を前提とした場合においても提案手法による性能の改善が得られることを明らかにした. (2)組み込みシステムを対象としたメモリ・アーキテクチャの検討 高メモリバンド幅を有する主記憶を対象とし,高性能化を実現するメモリ・アーキテクチャを提案する.主記憶参照時間はデータ転送時間とアクセス時間から成り,前者はメモリバンド幅の向上により短縮される.そこで本研究では低速な主記憶アクセス時間を隠蔽するメモリバス・インタフェース機構を検討した.具体的にはメモリバス・インタフェースに小容量バッファを搭載し,プリフェッチを行うことで主記憶アクセス時間を隠蔽する.アプリケーションプログラムのメモリ参照パタンに基づき解析を行った結果,writebackデータのバイパスならびにプリフェッチを実施する制御方式の有効性が明らかになった.本方式では追加したバッファへの参照がwritebackによる参照ならばバッファをバイパスし直接主記憶へ書き戻す.これにより,writebackデータによるプリフェッチ・データの上書きを抑制する.また,それ以外の参照ならばnext line prefetchに基づく制御を行い,バッファのヒット率を向上させる.本機構の搭載により最大35%の性能改善効果が得られた.
|
Research Products
(1 results)