2008 Fiscal Year Annual Research Report
高信頼大規模集積回路製造へ向けたトランジスタモデリングに関する研究
Project/Area Number |
07J01356
|
Research Institution | Tohoku University |
Principal Investigator |
黒田 理人 Tohoku University, 大学院・工学研究科, 特別研究員(DC1)
|
Keywords | MOSトランジスタ / 大規模集積回路 / ばらつき / ノイズ / 信頼性 |
Research Abstract |
前年度において、ゲート絶縁膜とシリコンとの界面を原子オーダーで平坦化することでトランジスタの電気的特性のばらつきや1/fノイズを低減することが出来ることが単体デバイス群の評価から明らかになっていた。しかし、n-channel MOSFET(nMOS)とp-channel MOSFET(pMOS)を一つのシリコン基板上に作製して構成されるCMOS回路を作製することが出来なかった。本年度においては、原子オーダーで平坦なシリコン表面の平坦性を保ったまま、シリコンの不純物濃度を制御することを可能とするプロセス技術を新規に構築した。この技術の導入により、原子オーダーで平坦な界面を有するCMOS回路の作製が可能となった。発振回路として携帯電話等の通信機器に広く使われているVoltage Controlled Oscillator(VCO)回路は、その重要な回路特性である位相ノイズについて、構成するトランジスタが有する1/fノイズのレベルに対して敏感に影響を受けることが知られている。原子オーダー平坦化プロセスを導入した効果として、実際に作製したVCO回路の実測で、平坦化していないデバイスと比べて約一桁程度低減された低い位相ノイズ特性を得ることが出来た。また、nMOS,pMOS共に、ゲート絶縁膜の信頼性として重要な指標である"寿命"を示す、Time Dependent Dielectric Breakdown(TDDB)特性が、平坦化していないデバイスと比べて一桁以上長くなることを明らかにした。さらに、電気的ストレスに対する耐性が高いことが明らかになっており、Random Telegraph Signal(RTS)ノイズの低減も期待できる、Silicon on Insulator基板を用いたAccumulation-ModeトランジスタについてもCMOS回路製造のための要素プロセス技術の開発をすることが出来た。
|
Research Products
(14 results)