Research Abstract |
本年度は,まず,FPGAにおけるOChiMuS(On Chip Multi SMT)プロセッサの実装に取り組んだ.FPGA上にOChiMuS,キャッシュメモリ,DDR-コントローラ,制御用プロセッサ,各種I/Oを実装し,実現可能性を検証した.その結果,FPGA上でもOChiMuSプロセッサが実現可能であり,SMTプロセッサコアを1個から2個に増やすことでハードウェア量は2.14倍増加,動作周波数は1.99倍低下することが分かった,ハードウェアの増加として,コア増加の他に,キャッシュスヌープコントローラ,コア間のスレッド制御機構が必要なため,2.14倍という増加率は妥当と考える.一方,マルチコア化では理論上動作周波数の極端な性能低下は発生しないため,動作周波数に関しては改善の余地が残る結果となった.性能評価では,FPGA上でも事前のシミュレータとほぼ同等の結果を導くことができた.つまり,FPGAにおけるOChiMuSの実現によって,性能向上率とハードウェア量増加率・動作周波数低下率のトレードオフを具体的な数値で示すことができた. 次に,プロセッサの更なる性能向上を目指して,「SMTプロセッサにおけるL1/L2キャッシュアクセス動的切替方式」を新しく提案し,SMTプロセッサ単体の性能向上を実現した.L1/L2動的切替方式として,「キャッシュヒット率を切替閾値とする方式」と「セットごとにキャッシュアクセスを切り替える方式」の2つの方式を提案し,設計した.評価の結果,提案した各動的切替方式は有効に動作し,通常のキャッシュアクセスと比較し,最大1.106倍,平均1.022倍の性能向上を実現した.また,各動的切替方式を実装しハードウェアコストを見積もった結果,どちらの方式もプロセッサとキャッシュメモリを含んだチップ全体で3%未満とわずかなハードウェア増加率で実現できることを示した.
|