2008 Fiscal Year Annual Research Report
現代の厳しい要求仕様に応じる実用的なVLSIパッケージ自動設計システムの開発
Project/Area Number |
07J09340
|
Research Institution | Tokyo Institute of Technology |
Principal Investigator |
富岡 洋一 Tokyo Institute of Technology, 大学院・理工学研究科, 特別研究員(DC1)
|
Keywords | BGAパッケージ / パッケージ配線 / メッキ引き出し線 |
Research Abstract |
本研究の目標はパッケージの設計期間と開発コストの削減のため1チップ搭載型の2層BGAパッケージを対象とした自動設計システムを構築することである. BGAパッケージ配線では第1層のチップ外周に配置されるボンディングフィンガーと第2層に格子配列状に配置されるソルダーボールを各層の配線とビアを用いて接続する.また,各配線はいずれかの層においてパッケージ外周まで引き出される.この配線はメッキ引き出し線と呼ばれ,各配線に電気メッキを施すために用いられる.ほとんどのメッキ引き出し線は第1層で生成されるが,パッケージによっては電源ネットや一部の信号ネットのメッキ引き出し線を第2層で生成することも求められる.しかし,既存の逐次ビア配置修正法では,メッキ引き出し線が第1層の接続要求として与えられることを想定しており,第2層のメッキ引き出し要求に対応していない.このため,必ずしも第2層メッキ引き出し線の生成に適しかビア配置が得られない.そこで,本研究では,第2層メッキ引き出し線の生成に適したビア配置について解析を行うと共に,第2層メッキ引き出し線の生成に適したビア配置と配線パターンの生成手法を提案した. 十分な第2層メッキ引き出し線の生成のためには,ほとんどのビアを接続されるソルダーボールの最近傍に配置し.第2層配線は可能な限り最短で接続することが求められる.そこで本研究では,これらの特徴を利用することでほとんどの許容解を失うことなくビア配置と各配線の配線形状を制限する,混合整数計画法を用いた配線手法を提案した,実験では,100ネット程度の規模において実設計に耐えうる時間で,配線混雑度制約を満足する配線パターンか生成できることを確認した.
|
Research Products
(4 results)