2010 Fiscal Year Annual Research Report
Project/Area Number |
08F08373
|
Research Institution | Tokyo Institute of Technology |
Principal Investigator |
岩井 洋 東京工業大学, フロンティア研究機構, 教授
|
Co-Investigator(Kenkyū-buntansha) |
MILAN Kumar Bera 東京工業大学, フロンティア研究機構, 外国人特別研究員
|
Keywords | Ge / MOSFET / 希土類酸化物 / La2O3 / EOT / Sc2O3 / モビリティ / ゲート絶縁膜 |
Research Abstract |
希土類酸化物La2O3を主な成分とした高誘電率絶縁膜をゲート絶縁膜に用いたMOSFETトランジスタではSiO2換算膜厚(EOT)を0.5nm以下にまで小さくできることが東京工業大学岩井グループの研究結果から明らかになっている。そこで、高いモビリティが期待できるGeをチャネルに用いたデバイスにこのような希土類酸化物La2O3を主な成分とした高誘電率膜を絶縁膜として用いれば優れた高性能のデバイスの実現が可能と期待されるため、本研究ではLa2O3を主な成分とした希土類酸化物などの高誘電率酸化物をゲート絶縁膜にもちいたGeデバイスの作製およびその電気的且つ物理的評価によるプロセス最適化により、高性能Geデバイスの実現を図ることを研究目的とし、研究を進めた。平成22年度は引き続きLa_2O_3とSc_2O_3の混合膜、Y_2O_3膜とSc_2O_3の混合膜などの絶縁膜をゲート絶縁膜に用いたGeトランジスタの作製を行い、その電気特性の評価を行った。また作成した絶縁膜および絶縁膜とGe基板の界面に対してXPS、TEMなどを用いた化学的、物理的な分析をも引き続き行った。その結果、Ge基板上の高誘電率絶縁膜の薄膜作成技術、熱安定性、界面特性などについての多くの知見が得られた。またトランジスタのホール移動度向上技術としてLa2O3とSc2O3の混合絶縁膜とGe基板との間に薄いSi層を入れることが有効であることが分かった。
|
-
-
-
-
[Presentation] Direct Contact of High-k/Si Gate Stack for EOT below 0.7nm using LaCe-silicate Layer with Vfb controllability2010
Author(s)
K.Kakushima, T.Koyanagi, D.Kitayama, M.Kouda, J.Song, T.Kawanago, M.Mamatrishat, K.Tachi, M.K.Bera, P.Ahmet, H.Nohira, K.Tsutsui, A.Nishiyama, N.Sugii, K.Natori, T.Hattori, K.Yamada, H.Iwai
Organizer
2010 Symposium on VLSI Technology
Place of Presentation
Honolulu, USA
Year and Date
2010-06-15