2008 Fiscal Year Annual Research Report
LSIの高性能化を目的としてシリコン基板に導入された結晶歪の精密測定に関する研究
Project/Area Number |
08J02068
|
Research Institution | Meiji University |
Principal Investigator |
小瀬村 大亮 Meiji University, 大学院・理工学研究科, 特別研究員DC1
|
Keywords | 歪 / 応力 / UVラマン分光法 / シリコンナイトライト |
Research Abstract |
1.研究背景と目的:Si結晶に人為的に歪を加え、バンド構造を変調することで半導体トランジスタのキャリア移動度を増幅する"歪Si技術"は次世代トランジスタにおける最重要技術である。ところが、トランジスタのSiチャネルに相当する狭い領域の歪測定技術はいまだに確立した方法がない。局所歪の精密測定は、効率的に歪導入プロセスを開発するために重要である。本研究では、高空間分解能UVラマン分光法により、Si最表面に導入された歪を精密に評価することを目的とする。本年度は、SiN/Si界面に導入された歪測定を行い、歪導入機構を検討した。 2.平成20年度における研究成果(一部抜粋):Si基板上にSiN膜を一様に成膜した試料からのラマンスペクトルを見ると、SiN膜の成膜前後において、ピーク位置に変化は見られない。つまり、Si基板上に応力膜を一様に成膜した場合、優位な歪は導入されないことが明らかとなった。次に、上述の一様SiN膜をエッチングし、ラインアンドスペースパターンを形成した試料の歪分布を測定した。SiN膜エッジ付近においてSiに大きな歪が導入され、スペース領域で、膜の応力と同じ方向の歪が導入された。例えば、nMOSFETの駆動力向上のために引張SiN膜を用いるが、この引張SiN膜がチャネル領域(この試料ではスペース領域に相当)に本実験で得たような引張歪を導入していると考えられる。この歪により、Siの伝導体の電子エネルギー準位が分裂し、有効質量の軽い準位に多く電子が占有される。この結果、nMOSFETの駆動力が上昇すると考えられる。 本実験により、SiN薄膜がパクーンニングされることにより大きな歪導入が行われることが明らかとなった。これは、SiN薄膜のエッジのような不連続点となる構造が形成された場合、大きな歪導入が行われることを示唆している。次年度では、SiN薄膜とゲート電極両者が与える歪の複合効果を詳細に評価する。そして、実デバイスの評価への橋渡しとなり得る知見を得ることを目指す。
|
Research Products
(8 results)