2008 Fiscal Year Annual Research Report
Project/Area Number |
08J04748
|
Research Institution | Osaka University |
Principal Investigator |
新開 健一 Osaka University, 大学院・情報科学研究科, 特別研究員(DC1)
|
Keywords | 製造ばらつき / 環境ばらつき / ゲート遅延モデル / 静的タイミング解析 |
Research Abstract |
半導体の製造プロセスの微細化に伴い,製造ばらつきの影響が深刻化している.ばらつきの影響により,トランジスタ・配線に設計時と実動作時で電気特性の差異が発生するため,実動作条件下における回路遅延の見積もりが困難になってきている.こうした状況では,最悪条件を想定した従来の解析技術では極端に悲観的な状況を考えることになり,結果として設計制約を満たす回路性能が得られない,または無駄なマージンを持った過大設計を招くといった問題が生じる.ばらつきを考慮した遅延見積もりは,製造前の回路性能保証に必須の技術である. 当該年度においては,研究代表者が過去に提案したばらつき対応ゲート遅延モデルをさらに改良した.具体的には,精度が悪くなる条件について,高精度な遅延見積もりを実現した.これにより,従来の遅延モデルでもばらつき対応解析を行ったり,近年主流である統計的タイミング解析において高精度な解析を行ったりすることが可能となる. 研究成果については,2008年7月にSTARCフォーラム/シンポジウム2008にてポスターセッション発表を行い,また,2009年2月に国際学会ACM/IEEE International Workshop on Timing Issues in the Specification and Synthesis of Digital Systems(TAU)にて発表を行った.
|
Research Products
(1 results)