知能集積システム用多値プロセッサに関する研究

1998 Fiscal Year Annual Research Report

• Project/Area Number: 09044125
• Research Institution: TOHOKU UNIVERSITY
• Principal Investigator: 羽生 貴弘 東北大学, 大学院・情報科学研究科, 助教授 (40192702)
• Co-Investigator(Kenkyū-buntansha): LIN H.C. メリーランド大学, 教授 ; NG Wai Tung トロント大学, 助教授 ; GULAK Glenn トロント大学, 教授 ; SMITH Rennet トロント大学, 教授 ; 亀山 充隆 東北大学, 大学院・情報科学研究科, 教授 (70124568)
• Keywords: 多値連想メモリ / フローティングゲートMOSトランジスタ / しきい演算 / ロジックインメモリ構造 / 非数値データ処理 / 超並列処理 / 大小比較演算 / 知的情報処理

Research Abstract

実世界と密接なインターフェースを必須とするリアルワールド応用知能集積システムを実現するためには、膨大な実世界のデータや計算量の多い知能アルゴリズムを超高速に処理する超高性能VLSIプロセッサ、すなわち「知能集積システム用スーパーチップ」を開発する必要である。本共同研究では、各境界領域の専門家を交えて、スーパーチップ開発のための最新の「システムアーキテクチャ」・「回路技術」・「デバイス技術」に関する討論会を開き、従来の延長上にないシステム構成方法を積極的に考案していくことを目的とする。特に、本年度の研究成果は以下の通りである:
(1) アルゴリズム・システム・アーキテクチャレベルの討討論: 前年度までに議論した、知能集積システム用超並列画像処理システム実現のためのアーキテクチャとして、「多値ロジックインメモリ構造VLSI」の有用性について討論した。多値ロジックインメモリ構造アーキテクチャでは、演算器と頻繁にアクセスするデータを演算器のローカルメモリに優先的に記憶する。これにより、現在のVLSIチップにおける配線の複雑さに起因する通信ボトルネックが大幅に解決できることが具体的事例を通じて確認した。
(2) 論理機能ブロック・回路レベルの討論: 上記ロジックインメモリ構造の概念を回路レベルでも実現する新しい回路構成方式として、「フローティングゲートMOSパストランジスタ回路網」を考案し、この有用性や具体的活用方法について議論した。フローティングゲートMOSトランジスタは本来「多値メモリ素子」として利用されているが、本考案の回路方式では、記憶機能と演算機能(しきい演算機能とパススイッチ機能)を同時に兼ね備えた機能ゲートとして位置づけ、その有用性を議論した。
(3) デバイス・プロセスレベルの討論: 上記フローティングゲートMOSトランジスタを多値機能デバイスとして安定して実現するための技術的問題点を議論した。

Research Products

• [Publications] 羽生貴弘: "フローティングゲートMOSトランジスタを用いた多値ロジックインメモリVLSIの構成" 電子情報通信学会技術報告. ICD98-36. 1-8 (1998)
• [Publications] T.Hanyu: "Multiple-Valued Floating-Gate-MOS Pass Logic and Its Application to Logic-in-Memory VLSI" Proc.of 1998 IEEE International Symposium on Maltiple-Nolued Logic. 28. 270-275 (1998)
• [Publications] T.Hanyu: "Asynchronous Multiple-Valued VLSI System Based on Dual-Rail Current-Mode Differential Logic" Proc.of 1998 IEEE International Symposium on Maltiple-Volued Logic. 28. 134-13* (1998)
• [Publications] 池 司: "セルフチェッキング機能を有するソース結合形電流モード多値論理システムの構成" 平成10年度電気関係学会東北支部連合大会予稿集. 315 (1998)
• [Publications] 工藤隆男: "ロジックインメモリアーキテクチャに基づく道路抽出VLSIプロセッサとその評価" 平成10年度電気関係学会東北支部連合大会予稿集. 314 (1998)
• [Publications] 羽生貴弘: "強誘電体多値連想メモリのアーキテクチャ" 平成10年度電気関係学会東北支部連合大会予稿集. 290 (1998)
• [Publications] 堀井崇史: "共通バス本数最小化に着目したロジックインメモリVLSIシステムの設計" 平成10年度電気関係学会東北支部連合大会予稿集. 319 (1998)
• [Publications] 池 司: "2線式電流モード回路を用いたセルフチェッキング多値VLSIシステム" 多値論理研究ノート. 21. 11-1,11-7 (1998)
• [Publications] 羽生貴弘: "フローティングゲートMOSトランジスタを用いたユニバーサルリテラル形多値ロジックアレー" 多値論理研究ノート. 21. 12-1,12-9 (1998)
• [Publications] 木村啓明: "強誘電体キャパシタを用いた多値連想メモリVLSIの構成" 電子情報通信学会「多値論理とその応用」研究会技術報告. MVL99. 53-60 (1999)
• [Publications] 羽生貴弘: "2色2線符号化に基づく多値非同期VLSIシステムの構成" 電子情報通信学会総合全国大会予稿集. (発表予定). (1999)
• [Publications] 堀井崇史: "処理要素間配線数の最小化に着目したロジックインメモリVLSI" 電子情報通信学会総合全国大会予稿集. (発表予定). (1999)
• [Publications] T.Hanyu: "Multiple-Valued Content-Addressable Memory Using Metal-Ferroelectric-Semiconductor FETs" Proc.of 1999 IEEE International Symposium on HuHiple-Valued Logic. 29(to be published). (1999)
• [Publications] T.Hanyu: "Self-Checking Multiple-Valued Circuit Based on Dual-Rail Corrent-Mode Differential Logic" Proc.of 1999 IEEE International Symposium on Hultiple-Valued Logic. 29(to be published). (1999)