1997 Fiscal Year Annual Research Report

高性能VLSI自動配線処理のための可変アーキテクチャ超並列計算機の実現方式の研究

Research Project

Project/Area Number	09780292
Research Institution	The University of Tokushima
Principal Investigator	佐野雅彦徳島大学, 総合情報処理センター, 講師 (00274259)
Keywords	自動並列配線 / SIMD型超並列計算機 / 伝搬遅延配線方式 / 可変構造 / FPGA
Research Abstract	本研究はプリント基板やLSIの配線問題において従来の並列計算機による並列自動配線処理方式よりも高速かつ高品位な処理を実現するため,数千台,数万台規模を前提とした単純なプロセッサで構成されるスケーラブルなSIMD型超並列計算機のアーキテクチャの設計と処理アルゴリズムを開発し,FPGAを用いたプロトタイプを試作および性能評価を目的とする. SIMD型並列計算機による超並列処理を前提とした自動配線アルゴリズムを複数検討した結果,配線遅延を用いた配線処理方式を開発した.本方式は,従来の配線コスト伝搬方式と比較して同等の配線品質を持ちながら,同方式と比較して入出力端子数の削減を可能とし,VLSIチップに対する実装性を向上させたものである.配線遅延を用いた配線処理方式を処理する配線プロセッサのアーキテクチャを設計した.配線プロセッサでは,前進探索ユニット,後進探索ユニット,制御ユニット,入出力ユニットから構成されており,配線処理とデータの入出力処理を平行して行うことが可能である.また,開発された配線処理方式に基づく超並列配線システムの概要を設計した.本システムは,格子状に配置された配線プロセッサにより配線処理する複数の探索ユニット,メインコントローラ,高速メモリシステムを備えたものであり,本研究で開発された伝搬遅延を用いた配線処理方式の特性を効率的に処理可能なものである. 設計したアーキテクチャをFPGAにより評価するため,ハードウエア記述言語であるVHDLによる詳細なハードウエア設計を購入したパソコンシステムを用いて行っている. 平成10年度では,VHDLにより記述されたハードウエアをFPGA上に実装し,数個の探索ユニットを備える評価用のプロトタイプシステムを構築し,評価する予定である.

Research Products

(8 results)

All Other

All Publications (8 results)

[Publications] 佐野雅彦、高橋義造: "FPGAを用いたSIMD型並列GAマシンのアーキテクチャの設計" The 55th JAPANESE FPGA/PLD DESIGN CONFERENCE. 241-248 (1997)
[Publications] 佐野雅彦, 高橋義造: "配線コストによる伝搬遅延を用いた並列経路探索法" 情報処理学会第55回全国大会論文集. Vol.1. 127-128 (1997)
[Publications] 佐野雅彦, 井上富夫, 高橋義造: "FPGAによるSIMD型GAマシンの設計" 情報処理学会研究報告. ARC-125. 31-36 (1997)
[Publications] 佐野雅彦, 高橋義造: "伝搬遅延による配線経路探索プロセッサ" 情報処理学会研究報告. ARC-126. 43-48 (1997)
[Publications] T.Inoue, M.Sano, Y.Takahashi: "Design of a Processing Element of a SIMD Computer for Genetic Algorithms" Proc.of HPC '97 ASIA. 688-691 (1997)
[Publications] Y.Takahashi, M.Sano, T.Inoue: "A SIMD Machine for Massively Parallel Genetic Algorithms" Proc.of PDPTA '97. Vol.2. 915-923 (1997)
[Publications] Y.Takahashi, M.Sano, T.Inoue: "An Enhancement of SIMD Machine for Executing SPMD Programs" Proc.of Parallel Computing '97. 16-19 (1997)
[Publications] M.Sano, Y.Takahashi: "MASSIVELLY PARALLEL WIRE ROUTING MACHINE BASED ON WAVE PROPAGATION DELAY MODEL" Proc.of 16th IASTED. (1998)

1997 Fiscal Year Annual Research Report

高性能VLSI自動配線処理のための可変アーキテクチャ超並列計算機の実現方式の研究

Principal Investigator

佐野 雅彦 徳島大学, 総合情報処理センター, 講師 (00274259)

Research Products

[Publications] 佐野雅彦、 高橋義造: "FPGAを用いたSIMD型並列GAマシンのアーキテクチャの設計" The 55th JAPANESE FPGA/PLD DESIGN CONFERENCE. 241-248 (1997)

[Publications] 佐野雅彦, 高橋義造: "配線コストによる伝搬遅延を用いた並列経路探索法" 情報処理学会第55回全国大会論文集. Vol.1. 127-128 (1997)

[Publications] 佐野雅彦, 井上富夫, 高橋義造: "FPGAによるSIMD型GAマシンの設計" 情報処理学会研究報告. ARC-125. 31-36 (1997)

[Publications] 佐野雅彦, 高橋義造: "伝搬遅延による配線経路探索プロセッサ" 情報処理学会研究報告. ARC-126. 43-48 (1997)

[Publications] T.Inoue, M.Sano, Y.Takahashi: "Design of a Processing Element of a SIMD Computer for Genetic Algorithms" Proc.of HPC '97 ASIA. 688-691 (1997)

[Publications] Y.Takahashi, M.Sano, T.Inoue: "A SIMD Machine for Massively Parallel Genetic Algorithms" Proc.of PDPTA '97. Vol.2. 915-923 (1997)

[Publications] Y.Takahashi, M.Sano, T.Inoue: "An Enhancement of SIMD Machine for Executing SPMD Programs" Proc.of Parallel Computing '97. 16-19 (1997)

[Publications] M.Sano, Y.Takahashi: "MASSIVELLY PARALLEL WIRE ROUTING MACHINE BASED ON WAVE PROPAGATION DELAY MODEL" Proc.of 16th IASTED. (1998)

佐野雅彦徳島大学, 総合情報処理センター, 講師 (00274259)

[Publications] 佐野雅彦、高橋義造: "FPGAを用いたSIMD型並列GAマシンのアーキテクチャの設計" The 55th JAPANESE FPGA/PLD DESIGN CONFERENCE. 241-248 (1997)