2009 Fiscal Year Annual Research Report
化合物半導体ナノワイヤの作製及びデバイス応用に関する研究
| Project/Area Number |
09J01820
|
|---|
| Research Institution | Hokkaido University |
|---|
Principal Investigator |
佐藤 拓也 Hokkaido University, 大学院・情報科学研究科, 特別研究員(DC2)
|
|---|
| Keywords | 半導体ナノワイヤ / MOVPE選択成長法 / MISFET |
|---|
| Research Abstract |
当該年度の研究成果としては大きく分けて、チューブチャネル構造の提案及びシミュレーションによる電気伝導評価、MOVPE選択成長法によるチューブチャネル構造の作製、デバイスの試作の3点である。InPナノワイヤをコアに持つInAsチューブチャネル構造は、ポアソン方程式と電流連続式を用いた単純なシミュレーションにより従来のナノワイヤを用いたFETよりも高いゲート制御性を得られることが確認された。そこで、MOVPE選択成長法により直径80nm、高さ3μmのInPのナノワイヤを形成し、その側面に10nmのInAs層を成長した。ナノワイヤは成長後、超音波により有機溶媒中に分離され、SiO_2/Si基板上に滴下し乾燥させることで散布することが出来る。その後、オーミック電極形成、原子層堆積法によるゲート絶縁膜の堆積、ゲート電極形成という手順でMISFETの作製を行った。このデバイスのサブスレッショルドスロープは360mV/dec、on/off比は10^4とシミュレーション結果と比較すると特性は大きく劣っていたが、InAs膜厚やオーミック電極材料等のデバイス構造を最適化や、ゲート作製プロセスを最適化することでデバイス性能の向上は可能であると考えられる。
ナノワイヤは短チャネル効果の抑制、相互コンダクタンスの上昇といった利点を持つサラウンディングゲートFETへの応用等の観点から、半導体ロードマップ上でも高い評価を受けており、本研究のようにナノワイヤを用いてFETを作製した場合に更なるデバイス特性の向上が可能であることを示すことは非常に重要である。更にチューブチャネル構造といった新構造を提案することでナノワイヤの新たな可能性を見出すことが出来る。
|
