2009 Fiscal Year Annual Research Report
ランタン酸化物をゲート絶縁膜とするGeデバイスのプロセス最適化に関する研究
Project/Area Number |
09J08103
|
Research Institution | Tokyo Institute of Technology |
Principal Investigator |
宋 在烈 Tokyo Institute of Technology, 大学院・総合理工学研究科, 特別研究員(DC2)
|
Keywords | MOSFET / ゲルマニウム / ゲート絶縁膜 / High-k / La_2O_3 / Ge |
Research Abstract |
La_2O_3/Ge構造において熱処理によるLa_2O_3膜へのGeの拡散やGe亜酸化物形成がデバイス特性を悪化させるため、La_2O_3を堆積する前のGe基板表面を極薄のSi層を用いてキャップしGeの拡散や亜酸化物形成抑制及びそれに従う電気特性の改善に関して検討を行った。先ず硬X線光電子分光法により導入したSi層の膜厚が1nm以上であればGeの拡散や亜酸化物の形成が完全に抑制できることがわかった。また導入したSi層により熱処理時にLa-silicateが形成されLa_2O_3膜中の酸素欠損による膜中電荷トラップ密度が低減できることを確認した。一方、導入したSi層が0.5nm程度と薄くSi層導入に関係なくGe亜酸化物が形成される場合、膜中電荷トラップ密度が大きく増加し、MOSFETの特性劣化が見られる。従ってLa_2O_3/Ge-MOSFETにおいてGe亜酸化物形成の抑制は必須であることが明確になった。さらに本研究では導入したSi層の相状態によるGe基板との界面特性に関しても検討を行った。Si層の堆積後高温熱処理によりSi層が結晶化(固相エピタキシャル成長)した場合、SiとGe格子定数のミスマッチによる欠陥発生のため界面準位密度が増加してしまう。それに対し熱処理温度を下げSi層を非晶質に維持した場合、界面準位密度の低減が見られ、La_2O_3/Gep-MOSFETにおいてサブスレッショルド特性の改善や移動度の増加が確認できた。本研究により得られたSi層挿入による高性能La_2O_3/Gep-MOSFETはSiや化合物半導体をベースとするn-MOSFETと融合する形での応用が期待できる。
|
Research Products
(3 results)