1998 Fiscal Year Annual Research Report
極限的並列性を指向した集合理論VLSIアーキテクチャに関する研究
| Project/Area Number |
10680329
|
|---|
| Research Institution | Tohoku University |
|---|
Principal Investigator |
青木 孝文 東北大学, 大学院情報科学研究科, 助教授 (80241529)
|
|---|
| Keywords | 多値論理 / 集合論理 / 理論回路 / 集積回路 / VLSI / 並列処理 |
|---|
| Research Abstract |
平成10年度は,擬似ランダム系列を情報担体とする高並列・高信頼化集合論理回路網の系統的設計法を明らかにした.
1. M系列を情報担体とする同期式集合論理のための基本論理ゲートの組としては,集合和,集合積,集合論的リテラルの系が,CMOS電流モード回路技術による実現を想定した場合に,最もコンパクトな実現を可能にすることが判明した.また,任意の集合論理関数を3段回路として実現可能であることが明らかになった.
2. 集合和,集合積,集合論的リテラルによる集合論理式の簡単化手法として,繰り返し共有項生成手法を考案し,集合積項数が最小となる集合論理回路網を合成するための論理設計法を確立した.
3. M系列においては,情報の多重化が可能であるのみならず,変調された信号が時間的・周波数的に分散するために,極限的に微細化された配線で問題になるクロストーク雑音などの外乱に強いという性質を有する.そこで,同期式集合論理システムを想定し,信号線上のS/N比とビットエラーレートの関係を定量的に評価した.この結果,集合論理システムにおいては,M系列の系列長と多重度の2つのパラメータを調節することにより,信号線上の情報量と信頼性を柔軟に制御可能であることが明らかになった.
4. 上記1に関する検討の過程で,CMOS電流モード回路技術による集合論理システムは,しきい論理的な動作を基本とする並列処理アーキテクチャにおいて特に有用であるという見通しを得た.この性質は,配線問題が特に深刻となっているニューラルネットワークなどの応用において効果を発揮すると考えられる.これらの応用に関しても,今後,具体的な検討を行う予定である.
|
-
[Publications] T.Aoki: "Set-valued logic circuits for next generation VLSI architectures" Proc.of the 28th IEEE Int.Symp. on Multiple-Valued Logic. 140-147 (1998)
-
[Publications] Y.Yuminaka: "Wave-paralled computing systems using multiple-valued pseudo-orthogonal sequences" Proc.of the 28th IEEE Int.Symp. on Multiple-Valued Logic. 148-153 (1998)
-
[Publications] 青木孝文: "擬似ランダム系列に基づく集合理論アーキテクチャ" 電子情報通信学会論文誌D-1. J81-D-1・11. 1163-1170 (1998)
-
[Publications] Y.Yuminaka: "Frequency-mode set-valued logic for wave-parallel computing-Design and experimental realization" Multiple-Valued Logic. 3・4. 301-332 (1998)
