マルチレート信号処理を用いた超高速多次元ディジタルフィルタの構成法に関する研究

2002 Fiscal Year Annual Research Report

• Project/Area Number: 12650358
• Research Institution: IWATE UNIVERSITY
• Principal Investigator: 恒川 佳隆 岩手大学, 工学部, 助教授 (80163856)
• Keywords: ディジタルフィルタ / 2次元FIR / 適応フィルタ / ブロック処理 / 高速 / 低消費電力 / VLSIアーキテクチャ

Research Abstract

本年度の研究成果は以下の通りである。
1)本研究では,分散演算と我々が提案してきた最適関数回路の特長に着目し,分散演算形2次元FIRフィルタの構成法を提案した.従来の実現法である乗算器を用いた2次元ディジタルフィルタの構成では高次に対して膨大なハードウェア量を必要としていたが,本提案法では分散演算の関数を従来のROMではなく最適な論理ゲートで構成することによって,高速でしかも大幅な低消費電力化を可能とした.また本研究では,提案した構成法が2次元にとどまらず3次元の構成法にも極めて有効であることを明らかにし,現在多次元に拡張した場合の検討も進めている.
2)本研究ではこれまで,高速処理を目的として分散演算をブロックLMS適応アルゴリズムに適用した分散演算形ブロックLMS適応アルゴリズム(BDAアルゴリズム)とそのマルチメモリブロツク構造(MBDAアルゴリズム)を提案し,効果的なVLSIアーキテクチャを提案してきた.本研究ではさらに,パイプライン処理が可能な更新方法としてプライオリティ・アップデート法を新たに提案して適用を行なった.その結果,128タップ,ブロック長128において,提案法は従来の周波数領域アルゴリズムに基づく構成法に対して,(1)約2.8倍(165.5MHz)のサンプリングレートを達成可能であること,(2)約0.4倍の非常に短い出力滞在時間(1259.7ns)を達成可能であることなどが明らかになった.また,この性能はタップ数とブロック長を増加するにしたがいさらに優位となることも明らかにした.

Research Products

• [Publications] 野崎 剛: "低次元分解に基づく分母分離形2次元状態空間ディジタルフィルタ用高性能VLSIアーキテクチャ"電子情報通信学会論文誌A. J86-A巻4号(掲載予定). (2003)
• [Publications] Kyo Takahashi: "Very High-Speed VLSI Architecture of Block LMS Digital Filter Using Distributed Arithmetic"International Technical Conference On Circuits/Systems, Computers and Communications 2002. Vol.1. 678-681 (2002)
• [Publications] Yoshitaka Tsunekawa: "High-Performance VLSI Architecture Using Distributed Arithmetic for Higher-Order FIR Filers with Complex Coefficient"International Technical Conference On Circuits/Systems, Computers and Communications 2002. Vol.2. 856-859 (2002)