2000 Fiscal Year Annual Research Report
ウェーブレット変換に適した信号処理プロセッサの構成に関する研究
| Project/Area Number |
12750322
|
|---|
| Research Institution | Niigata University |
|---|
Principal Investigator |
村松 正吾 新潟大学, 工学部, 助教授 (30295472)
|
|---|
| Keywords | ウェーブレット変換 / 信号処理プロセッサ / 画像符号化 / マルチレート信号処理 / フィルタバンク / 低消費電力 / メモリアクセス / 積和演算 |
|---|
| Research Abstract |
本課題は、画像符号化を中心に実用化が進んでいるウェーブレット変換の信号処理プロセッサ(DSP)上での効果的な実現を目的とし、アルゴリズムとアーキテクチャの両面からの基礎的な検討と評価を行っている。
1 今年度の研究概要
今年度は、ウェーブレット変換の解釈として統一ポリフェーズ表現を導入した。この表現からモリアクセス法に従い2種類の処理手順を定義した。そして、当初の実施計画どおり、さまざまな構成をもつDSPを想定し、これら手順の比較・検討を行った。また、ハードウェア記述言語によるDSPのモデル化を行った。
2 今年度の研究成果
1 における比較・検討の結果、同じ演算を行う場合でも、処理手順によってはメモリアクセスが倍になり、消費電力や速度、演算精度に影響がでることを確認した。また、データバスの構成のみではなく、アドレス生成器の役割が重要であり、積和演算器の少ないDSPでメモリアクセスを低減化するためには、2つの累積加算器に加え、積和演算の繰り返しの際に2回毎のインクリメント機能が必要であることを確認した。
この結果をより具体的に検討するために、まずウェーブレット変換に必要な命令セットを想定し、この機能を満たす仮想DSPをハードウェア記述言語によりモデル化した。命令セットには、ウェーブレット変換に適したインクリメント機能をもつ積和演算命令を加えている。定義した命令セットに対する機能は、機能シミュレーションにより確認している。
3 今後の計画
当初の実施計画どおり、仮想DSPモデルを合成し、この上でのウェーブレット変換のゲートレベルシミュレーションを行う。そして、主に電力の見積もりを行い、ウェーブレット変換に適したアーキテクチャの検討を行う。現段階の仮想DSPでは、さまざまなアーキテクチャに対応していないため、パイプライン段数、積和演算器の個数、累積加算器の個数などのパラメータ化を進める予定である。
|
