2001 Fiscal Year Annual Research Report
ホメオティック遺伝子の概念を用いた3次元集積化FPGAの動的再構成の研究
| Project/Area Number |
12838002
|
|---|
| Research Institution | TOHOKU UNIVERSITY |
|---|
Principal Investigator |
栗野 浩之 東北大学, 大学院・工学研究科, 助教授 (70282093)
|
|---|
| Co-Investigator(Kenkyū-buntansha) |
洪 連基 ベンチャー ビジネス ラボラトリー, 非常勤研究員
小柳 光正 東北大学, 大学院・工学研究科, 教授 (60205531)
|
|---|
| Keywords | 3次元集積化技術 / 実装技術 / FPGA / LSI / 画像処理 / Reconfiguration / 並列処理 / 半導体技術 |
|---|
| Research Abstract |
3次元集積化FPGAとはLSIを3次元的に積層し、回路の配置配線の自由度を大幅に増加させたFPGA(Field Programmable Gate Array)である。このような3次元集積化FPGAを実現するために回路設計及び通常のLSIによる試作(1)と試作のための3次元集積化プロセス技術開発(2)を行った。
(1)3次元集積化FPGAの設計と試作
まず、3次元集積化FPGAの回路構成の検討を行った。回路構成の同じFPGAを積層する場合とFPGAの機能単位ごとに別々の層に積層する場合についてプロセス、設計、性能など総合的観点から評価を行った。シミュレーションの結果などから応用に合わせた最適化が必要であることが分かった。この評価の妥当性検証のために通常LSIで設計、試作を行った。設計を行ったFPGAは高い並列性を組み込むことが可能な3次元集積回路の特性を最大限に生かすための回路構成や画像処理に特化した機能を取り込んだ。このように特化した回路を用いて、その回路構成をダイナミックに変更することで回路規模に比べ、多くの画像処理の機能が実現できることを確認した。
(2)3次元集積化プロセス技術の開発
3次元集積化FPGAを試作するためのプロセス技術開発を行った。昨年度までに3次元集積化のための要素技術である埋め込み配線形成技術、バンプ形成技術、薄層化技術、位置合わせ技術、基板接着技術を開発し、それらプロセスの整合性を取るために最適化を行った。今年度はこれらの技術を用いて画像処理に特化した3次元集積化FPGAへの画像入力装置となる3次元集積化センサーを試作し、良好な動作結果を得た。
以上、3次元FPGAのプロセス技術確立とシミュレーションによる動作検証に成功した。
|
Research Products
(6 results)
-
[Publications] Mitsumasa Koyanagi, Yoshihiro Nakagawa, Hiroyuki Kurino et al.: "Neuromorphic Vision Chip Fabricated Using Three-Dimensional Integration Technology"Proc. of the 2001 IEEE International Solid State Circuits Conference. 270-271 (2001)
-
[Publications] Y.Igarashi, T.Morooka, Y.Yamada, H.Kurino, M.Koyanagi et al.: "Filling of Tungsten Into Deep Trench Using Time-Modulation CVD Method"Ext. Abst. of the 2001 Int. Conf. on Solid State Devices and Materials. 34-35 (2001)
-
[Publications] T.Morooka, T.Nakamura, H.Kurino M.Koyanagi et al.: "Three-Dimensional Integration of Fully Depleted SOI Devices"Ext. Abst. of the 2001 Int. Conf. on Solid State Devices and Materials. 38-39 (2001)
-
[Publications] K-T Park, T.Nakamura, K-W Lee, H.Kurino, M.Koyanagi et al.: "A WAFER-LEVEL THREE DIMENSIONAL CHIP STACKING TECHNOLOGY FOR HIGH-PERFORMANCE MICROELECTRONICS AND MEMS"Proc. of IPACK'01 The Pacific Rim/ASME Int. Electronic Packaging Technical Conference and Exhibition. (2001)
-
[Publications] 栗野浩之, 中川源洋, 李康旭, 中村共則, 小柳 光正 et al.: "三次元集積化技術を使ったビジョンチップ"社団法人 電子情報通信学会 信学技法. 101(85). 29-35 (2001)
-
[Publications] Hiroyuki KURINO, Yoshihiro NAKAGAWA et al.: "Biologically Inspired Vision Chip with Three Dimensional Structure"IEICE Transactions on Electronics. E84-C(12). 1712-1722 (2001)
