適応的遺伝的アルゴリズムのための専用プロセッサアーキテクチャに関する研究

2001 Fiscal Year Annual Research Report

• Project/Area Number: 12838008
• Research Institution: HIROSHIMA UNIVERSITY
• Principal Investigator: 若林 真一 広島大学, 大学院・工学研究科, 助教授 (50210860)
• Co-Investigator(Kenkyū-buntansha): 小出 哲士 広島大学, ナノデバイス・システム研究センター, 助教授 (30243596)
• Keywords: 遺伝的アルゴリズム / コンピュータアーキテクチャ / 専用プロセッサ / LSI / RISC

Research Abstract

大規模で複雑な組合せ最適化問題に対する解法として多くの分野において利用されている遺伝的アルゴリズム(GA)の計算時間の短縮を目的として,GA専用プロセッサのアーキテクチャを考察し,LSIチップとして試作した.本研究で開発したGA専用プロセッサ(DLX-GAと呼ぶ)はRISCベースであり,RISC部分の命令セットについてはDLXアーキテクチャ(Hennessy ＆ Patterson,1990)に準拠した(たたし浮動小数点命令を除く).さらに,GAに特有のビット演算や乱数発生のための命令を加えた.並列処理を実現するための割込み機能も装備した.
DLX-GAの仕様を決定した後,ハードウェア記述言語Verilog-HDLを用いてハードウェア設計を行った.ゲートレベルシミュレーションの結果より試作チップは70MHzのクロック周波数で動作可能であることを確認した.また,試作チップのソフトウェア開発環境として,コンパイラとアセンブラを開発した.設計したLSIチップについて,東京大学大規模集積システム設計教育研究センター(VDEC)にデザインルール0.35μmのスタンダードセル(4.93mm角)によるチップ試作を依頼した.試作されたLSIチップに対して評価ボードを作成し,動作を検証した結果,当初の設計仕様通りにチップが動作することが確認された.
本研究で得られた主な成果として,(1)GAに特有の演算を考慮した命令セットを実現することによりGAの実行時間が大幅に短縮できること,(2)GAを効率よく実行するための命令セットに対する知見,(3)乱数生成のハードウェア化がGAの実行時間短縮に大きく寄与すること,がわかった.また,本研究に関連して,適応的遺伝的アルゴリズムの並列アルゴリズム化,および遺伝的アルゴリズムのVLSIレイアウト設計手法への応用についても研究を行い,多くの成果を得た.

Research Products

• [Publications] 若林 真一: "交差手法の適応的選択機能を組み込んだ遺伝的アルゴリズムのLSIチップによる実現"情報処理学会論文誌. 41・6. 1766-1776 (2000)
• [Publications] 中矢 真吾: "適応的遺伝的アルゴリズムに基づくVLSIフロアプランニングの一手法"情報処理学会論文誌. (印刷中). (2002)
• [Publications] Shingo Nakaya: "An Adaptive Genetic Algorithm for VLSI Floorplanning Based on Sequence Pair"Proceedings of the International Symposium on Circuits and Systems. 65-68 (2000)
• [Publications] Naoyoshi Toshine: "A Parallel Genetic Algorithm with Adaptive Adjustment of Genetic Parameters"Proceedings of the 2001 Genetic and Evolutionary Computation Conference. 679-686 (2001)
• [Publications] Shinya Koizumi: "A RISC Processor for High-Speed Execution of Genetic Algorithms"Proceedings of the 2001 Genetic and Evolutionary Computation Conference. 1338-1345 (2001)
• [Publications] Shin'ichi Wakabayashi: "A Genetic Algorithm for Generating a Steiner Tree with Wire Sizing and Buffer Insertion"Proceedings of the 2001 Genetic and Evolutionary Computation Conference. 1431-1438 (2001)
• [Publications] Shin'ichi Wakabayashi: "A genetic algorithm for generating a set of rectilinear Steiner trees in VLSI interconnect layout"Proc. International Conference on Chip Design Automation. 243-248 (2000)
• [Publications] Shin'ichi Wakabayashi: "A genetic algorithm for generating a Steiner tree with wire sizing and buffer insertion"情報処理学会DA シンポジウム2000. 49-54 (2000)
• [Publications] 小泉慎哉: "遺伝的アルゴリズムの高速実行に適した命令セットを持つRISCプロセッサDLX-GA"情報処理学会計算機アーキテクチャ研究会研究報告. ARC141-12. 65-70 (2001)
• [Publications] 小泉慎哉: "遺伝的アルゴリズム専用RISCプロセッサDLX-GA"情報処理学会DA シンポジウム2000. 153-158 (2001)
• [Publications] 小泉慎哉: "遺伝的アルゴリズムの高速実行に適した命令セットを持つRISCプロセッサの開発"情報処理学会第61回(平成12年後期)全国大会講演論文集(1). 5E-8. 1-141-142 (2000)
• [Publications] 藤原一成: "遺伝的アルゴリズム専用RISCプロセッサDLX-GAの開発と評価"平成13年度電気・情報関連学会中国支部第52回連合大会講演論文集. 052003. 110-111 (2001)