2013 Fiscal Year Annual Research Report
極薄膜InGaAs-OI MOSFETの高性能化及びその物性に関する研究
Project/Area Number |
12J07612
|
Research Institution | The University of Tokyo |
Principal Investigator |
金 相賢 東京大学, 大学院工学系研究科, 特別研究員(DC2)
|
Keywords | InGaAs-OI / FinFET / Ni-InGaAs |
Research Abstract |
本研究では極薄膜III-V-OI (-on insulator)チャネルを有するMOSFETにおいて高いオン電流とよい短チャネル特性の実現を目的とし、Ni-InGaAsメタルsource/drain (S/D)を有するInGaAs-OI MOSFETにおいてメタルS/Dの寄生抵抗の成分を分析し、それぞれの抵抗成分を低減し、高いオン電流を実現している。また、短チャネル効果の抑制のため、Fin構造を導入し、Fin幅がどのように短チャネル効果に影響するかを調べた。さらに、このような要素技術を使ってチャネル長15nmを持つMOSFETの作製に成功した。 以下本年度の実施計画項目別に記述する。 ・メタルS/Dの寄生抵抗の支配要因解析及びその低減方法 これまでメタルS/D技術を使って作製してきたMOSFETの寄生抵抗を低減するためにその支配要因の解析を行った。チャネルとメタル間の界面抵抗、メタルのシート抵抗、メタルと測定用パッドとのコンタクト抵抗をテストパターンを用いて電気的に分析した結果、メタルと測定用パッドとのコンタクト抵抗が一番大きくてその原因はNi-InGaAs上のNi酸化膜の存在であることをXPS分析にて明らかにした。さらに表面にH2プラズマ処理をすることで酸化膜の除去が可能であること、それを使って寄生抵抗を低減できることを実験的に明らかにし、最終的には2.4mA/μmの高いオン電流を実現した。 ・Fin構造やNanowire構造MOSFETの試作及び評価 InGaAs-OI上でチャネル構造をFin構造にすることで短チャネル効果を効果的に抑制でき、Fin幅40nm, チャネル長15nmのMOSFETで世界トップレベルのオン電流を持つデバイス作製に成功した。また、Fin幅による電気特性の依存性を調べ、Fin幅を短くすることでTri-gateに近い構造にすることで短チャネル効果を効果的に抑制できることを明らかにした。さらに、InGaAs-OI構造を有することでバックバイアスにより、デバイスの作製後に閾値が変調できることを示した。
|
Strategy for Future Research Activity |
(抄録なし)
|
-
-
-
-
-
-
[Journal Article] High Mobility CMOS Technologies using III-V/Ge Channels on Si platform2013
Author(s)
S. Takagi, S. -H. Kim, M. Yokoyama, R. Zhang, N. Taoka, Y. Urabe, T. Yasuda, H. Yamada, O. Ichikawa, N. Fukuhara, M. Hata and M. Takenaka
-
Journal Title
Solid Stale Electronics
Volume: 88
Pages: 2-8
DOI
Peer Reviewed
-
-
[Journal Article] Experimental Study on Electron Mobility in In_xGa_<1_x>As-on-insulator Metal-Oxide-Semiconductor Field-Effect Transistors with In content modulation and MOS interface buffer engineering2013
Author(s)
S. -H. Kim, M. Yokoyama, N. Taoka, R. Iida, S. -H. Lee, R. Nakane, Y. Urabe, N. Miyata, T. Yasuda, H. Yamada, N. Fukuhara, M. Hata, M. Takenaka and S. Takagi
-
Journal Title
IEEE Transactions on Nanotechnology
Volume: 12
Pages: 621-628
DOI
Peer Reviewed
-
-
[Journal Article] Formation of III-V-On-Insulator Structures on Si by Direct Wafer Bonding2013
Author(s)
M. Yokoyama, R. Iida, Y. Ikku, S. -H. Lee, S. -H. Kim, N. Taoka, Y. Urabe, T. Yasuda, H. Takagi, H. Yamada, N. Fukuhara, M. Hata, M. Sugiyama, Y. Nakano, M. Takenaka and S. Takagi
-
Journal Title
Semiconductor Science and Technology
Volume: 28
Pages: 094009
DOI
Peer Reviewed
-
-
[Journal Article] Impact of Fermi level pinning inside conduction band on electron mobility in InGaAs metal-oxide-semiconductor field-effect transistors2013
Author(s)
N. Taoka, M. Yokoyama, S. -H. Kim, R. Suzuki, S. Lee, R. Iida, T. Hoshii, W. Jevasuwan, T. Maeda, T. Yasuda, O. Ichikawa, N. Fukuhara, M. Hata, M. Takenaka, and S. Takagi
-
Journal Title
Applied Physics Letters
Volume: 103
Pages: 143509
DOI
Peer Reviewed
-
-
[Journal Article] Impact of Fermi level pinning due to interface traps inside conduction band on the inversion-layer mobility in InxG_a_<1-x> As metal-oxide-semiconductor field effect transistors2013
Author(s)
N. Taoka, M. Yokoyama, S. -H. Kim, R. Suzuki, S. Lee, R. Iida, T. Hoshii, W. Jevasuwan, T. Maeda, T. Yasuda, O. Ichikawa, N. Fukuhara, M. Hata, M. Takenaka, and S. Takagi
-
Journal Title
IEEE Transactions on device and materials reliability
Volume: 13
Pages: 456-462
DOI
Peer Reviewed
-
-
-
-
-
-