2003 Fiscal Year Annual Research Report
メタルゲート/高誘電率金属酸化物ゲート絶縁膜スタック構造の真空一貫原子層成長
| Project/Area Number |
13450129
|
|---|
| Research Institution | Hiroshima University |
|---|
Principal Investigator |
中島 安理 広島大学, ナノデバイス・システム研究センター, 助教授 (70304459)
|
|---|
| Co-Investigator(Kenkyū-buntansha) |
吉川 公麿 広島大学, ナノデバイス・システム研究センター, 教授 (60304458)
横山 新 広島大学, ナノデバイス・システム研究センター, 教授 (80144880)
|
|---|
| Keywords | メタルゲート / 高誘電率金属酸化物 / ゲート絶縁膜 / スタック構造 / 原子層成長 / 真空一貫 / ジルコニア / ハフニア |
|---|
| Research Abstract |
1.ALD ZrO_2及びALD ZrO_2/ALDSi窒化膜の形成
平成14年度から、高誘電率金属酸化物ゲート絶縁膜であるZrO_2について原子層堆積法(ALD:Atomic-Layer Deposition)の確立を行っている。原料ガスとして、tetra tertiary-butoxide Zirconium [ZTB:Zr(t-OC_4H_9)_4]とH_2Oを用いている。また、Si基板上にALDSi窒化膜をバリア層として形成し、その上にZrO_2膜をALD法で堆積したスタックゲート絶縁膜の形成も行った。これにより低誘電率界面層の形成を抑制した。
今年度は膜堆積条件を更に詳細に変え、膜質やALDメカニズムについても調べた。また、新たに電流一電圧特性についても調べ、ALDZrO_2/ALDSi窒化膜スタック絶縁膜及びALDZrO_2のリーク電流は直接トンネルによる事を明らかにした。
II.ALDSi窒化膜ゲート絶縁膜を有するMOSFETの作製
IにおけるALDZrO_2/ALDSi窒化膜スタックゲート絶縁膜の実現のためには、Si基板上にSi窒化膜をALDで形成した場合のMOSFETにおける移動度を評価する必要がある。実効酸化膜厚2.3nmのSi窒化膜ゲート絶縁膜をALD法により堆積し、nMOSFETを作製した。電子移動度の実効電界に対する依存性を測定した。ALDSi窒化膜ゲート絶縁膜において移動度の最大値は、酸化膜ゲート絶縁膜(膜厚1.8nm)における移動度に比べて約8割であった。しかし、ストレス印加(直接電流注入)後の移動度の劣化は、酸化膜ゲート絶縁膜に比べて大きく抑制されている事が判った。
III.ALDSi窒化膜ゲート絶縁膜の信頼性評価
IにおけるALDZrO_2/ALDSi窒化膜スタックゲート絶縁膜の実現のために、ALDSi窒化膜ゲート絶縁膜を有するMOSキャパシターについて信頼性を調べた。特に、ALDSi窒化膜ゲート絶縁膜は酸化膜ゲート絶縁膜に比べて、ストレス印加後の界面準位密度とバルクトラップ密度の増加が大きく抑制されている事が判った。
|
Research Products
(4 results)
-
[Publications] Anri Nakajima: "Carrier Mobility in p-MOSFET With Atomic-Layer-Deposited Si-Nitride/SiO_2 Stack Gate Dielectrics"IEEE Electron Device Lett.. 24. 471-474 (2003)
-
[Publications] Anri Nakajima: "High quality atomic-layer-deposited ultrathin Si-nitride gate dielectrics with low density of interface and bulk traps"Appl.Phys.Lett.. 83. 335-337 (2003)
-
[Publications] Hiroyuki Ishii: "Growth and electrical properties of atomic-layer deposited ZrO_2/ Si-nitride stack gate dielectrics"J.Appl.Phys.. 95. 536-542 (2004)
-
[Publications] Anri Nakajima: "Atonic-Layer-Deposited Ultrathin Si-Nitride Gate Dielectrics -A Better Choice for Sub-tunneling Gate Dielectrics-"Technical Digest of the 2003 IEEE International Electron Devices Meeting. 657-660 (2003)
