2001 Fiscal Year Annual Research Report

高性能省電力チップマルチプロセッサの研究

Research Project

Project/Area Number	13480077
Research Institution	The University of Tokyo
Principal Investigator	坂井修一東京大学, 情報理工学系研究科, 教授 (50291290)
Co-Investigator(Kenkyū-buntansha)	清水修東京大学, 情報理工学系研究科, 助手 (20011182) 田中英彦東京大学, 情報理工学系研究科, 教授 (60011102)
Keywords	CPU / チップマルチプロセッサ / 分岐予測 / マルチスレッデイング / 投機処理 / 命令スケジューリング / メモリバイオレーション / 共有キャッシュ
Research Abstract	将来の高性能省電力マイクロプロセッサは、チップマルチプロセッサの形態をとることが必須である。我々の研究は、使用環境に応じてチップマルチプロセッサを最適に構成・利用するためのアーキテクチャとコンパイラ技術の構築をめざしたものである。平成13年度は、チップマルチプロセッサにおけるスレッド投機について検討を進め、実行モデルの決定とスレッド分割手法の提案を行った。具体的には、Structural AnalysisとData Dependence Analysisの両者を用いて、スレッドを効率よく分割する方式を提案するとともに、機能の一部をアーキテクチャにもたせることを検討した。また、チップマルチプロセッサで隘路とされるキャッシュ-メモリ間の通信において、データを圧縮して転送する方式の検討を行い、じっさいのプログラムを用いてこれを予備評価した。さらに、許される電力消費量に応じてクロック周波数と並列性のレベルを適切に制御する方式の検討を行い、その機構を明らかにした。一般に電力消費を抑制するためには、クロック周波数を下げればよいが、この方法では周波数に比例して一律に性能低下が起こる欠点がある。他方、稼動するプロセッサ台数を減らして適切なスケジューリングを施せば電力消費量は減り、性能低下も抑えられる可能性があるが、発熱などを考慮すると、特定の要素プロセッサだけが稼動する状態は必ずしも好ましくない。そこで、クロック周波数の調整と並列性の調整を最適に組み合わせることを検討した。これらの要素技術は、それぞれが一部はアーキテクチャ的に、一部はソフトウェア的に実現されるものである。アーキテクチャ技術は、機能レベルのソフトウェアシミュレータを作成し、その中に組み込んだ。ソフトウェア技術は、コンパイラ基本部を作成し、その中に組み込んだ。ここでは、要素プロセッサの土台として、現在の代表的マイクロプロセッサであるCompaq Alphaのアーキテクチャを考えており、対象とする計算機言語としてCとJAVAを用いた。

Research Products

(6 results)

All Other

All Publications (6 results)

[Publications] Chitaka Iwawa, Niko Demus Barli, Shuichi Sakai, Hidehiko Tanaka: "Improring Conditional Branch Prediction on Speculative Maltithrending Architectures"Proc.7th European Conf.on Parallel Processing. 7. 413-417 (2001)
[Publications] C.Iwawa, N.D.Barli, S.Sakai, H.Tanaka: "Improving Conditional Branch Prediction on Speculative Maltithreading Architectures"Proc.Joint Symp.on Parallel Processing 2001. 165-172 (2001)
[Publications] N.D.Barli, D.Tashiro, S.Sakai, H.Tanaka: "Dynamic Thread Extension for Spealative Multithreading Architectures"情報処理学会研究報告. ARC-144. 129-134 (2001)
[Publications] D.Tashiro, N.D.Barli, S.Sakai, H.Tanaka: "A Quantitative Evaluation of Instruction Schednling for Spealative Multithreading Executions"情報処理学会研究報告. ARC-144. 135-140 (2001)
[Publications] 服部直也, 峯博史, 坂井修一, 田中英彦: "Redundant Memory Access Elimination via Interprocedural Register Promotion/Allocation"情報処理学会研究報告. ARC-144. 73-78 (2001)
[Publications] 峯博史, 服部直也, 坂井修一, 田中英彦: "サイレントストアを利用したメモリバイオレーションの削減"情報処理学会全国大会. 64(発表予定). (2002)

2001 Fiscal Year Annual Research Report

高性能省電力チップマルチプロセッサの研究

Principal Investigator

坂井 修一 東京大学, 情報理工学系研究科, 教授 (50291290)

Research Products

[Publications] Chitaka Iwawa, Niko Demus Barli, Shuichi Sakai, Hidehiko Tanaka: "Improring Conditional Branch Prediction on Speculative Maltithrending Architectures"Proc.7th European Conf.on Parallel Processing. 7. 413-417 (2001)

[Publications] C.Iwawa, N.D.Barli, S.Sakai, H.Tanaka: "Improving Conditional Branch Prediction on Speculative Maltithreading Architectures"Proc.Joint Symp.on Parallel Processing 2001. 165-172 (2001)

[Publications] N.D.Barli, D.Tashiro, S.Sakai, H.Tanaka: "Dynamic Thread Extension for Spealative Multithreading Architectures"情報処理学会研究報告. ARC-144. 129-134 (2001)

[Publications] D.Tashiro, N.D.Barli, S.Sakai, H.Tanaka: "A Quantitative Evaluation of Instruction Schednling for Spealative Multithreading Executions"情報処理学会研究報告. ARC-144. 135-140 (2001)

[Publications] 服部直也, 峯博史, 坂井修一, 田中英彦: "Redundant Memory Access Elimination via Interprocedural Register Promotion/Allocation"情報処理学会研究報告. ARC-144. 73-78 (2001)

[Publications] 峯博史, 服部直也, 坂井修一, 田中英彦: "サイレントストアを利用したメモリバイオレーションの削減"情報処理学会全国大会. 64(発表予定). (2002)

坂井修一東京大学, 情報理工学系研究科, 教授 (50291290)