2001 Fiscal Year Annual Research Report
高命令レベル並列処理技術を用いるマイクロプロセッサの実現方式に関する研究
| Project/Area Number |
13558030
|
|---|
| Research Institution | Kyushu Institute of Technology |
|---|
Principal Investigator |
佐藤 寿倫 九州工業大学, 情報工学部, 助教授 (00322298)
|
|---|
| Keywords | 命令レベル並列 / マイクロプロセッサ / 命令再発行 / フォールトトレランス |
|---|
| Research Abstract |
大規模かつ高速動作可能なマイクロプロセッサを実現するためのアーキテクチャCOSMOSの検討を行った.この目的を達成するために,高バンド幅命令供給機構,可変レイテンシ演算機構,演算結果再利用などを評価した.8命令の並列度をもつスーパースカラプロセッサで見積もったところ,COSMOSアーキテクチャを採用しても命令レベルの並列性は1.3%しか低下せず,COSMOSアーキテクチャの高速化への貢献の方が大きいと期待できる.また,過渡故障に耐性を持つ命令発行機構についても検討を行った.マイクロプロセッサ向けのフォールトトレランス技術が必要となる理由には次の二つが考えられる.ひとつは半導体技術の微細化進行である.近い将来の半導体プロセスではアルファ粒子などの雑音に耐えられなくなりつつある.もう一つは携帯情報端末の普及である.これらは非常に劣悪な環境下で使用される.本研究では時間的冗長性に着目し、同じハードウエア量という条件では従来の空間的冗長性に基づく方式よりも効率の良い方式を提案した.
|
-
[Publications] 佐藤寿倫, 有田五次郎: "過渡故障に対するマイクロプロセッサ向けフォールトトレランス技術の提案"並列処理シンポジウム予稿集. 335-342 (2001)
-
[Publications] Toshinori Sato, Itsujiro Arita: "Execution Latency Reduction via Variable Latency Pipeline and Instruction Reuse"Proc. 7^<th> International Euro-Par Conference. 428-438 (2001)
-
[Publications] Toshinori Sato, Itsujiro Arita: "Transient Faults Tolerance Mechanism for Microprocessors"Proc. 2^<nd> International Conference on Dependable Systems and Networks. B8-B9 (2001)
-
[Publications] 佐藤寿倫, 有田五次郎: "マイクロプロセッサ向けフォールトトレランス技術におけるペナルティ削減"電子情報通信学会技術報告. FTS2001. 25-31 (2001)
-
[Publications] Toshinori Sato, Itsujiro Arita: "Tolerating Transient Faults through an Instruction Reissue Mechanism"Proc. 14^<th> International Conference on Parallel and Distributed Computing Systems. 240-247 (2001)
-
[Publications] Toshinori Sato, Toshiyuki Yamamoto, Itsujiro Arita: "The KIT COSMOS Processor : Some Ideas on Realizing Complexity-Effective Superscalar Processors"Proc. 2^<nd> International Conference on Software Engineering, Artificial Intelligence, Networking & Parallel/Distributed Computing. 549-556 (2001)
