2002 Fiscal Year Annual Research Report
非数値処理の高速化を支援するプログラム実行制御方式に関する研究
| Project/Area Number |
13680413
|
|---|
| Research Institution | Kyoto Institute of Technology |
|---|
Principal Investigator |
柴山 潔 京都工芸繊維大学, 工芸学部, 教授 (70127091)
|
|---|
| Co-Investigator(Kenkyū-buntansha) |
布目 淳 京都工芸繊維大学, 工芸学部, 助手 (60335320)
平田 博章 京都工芸繊維大学, 工芸学部, 助教授 (90273549)
|
|---|
| Keywords | プロセッサアーキテクチャ / 実行制御 / 非数値処理 / 並列処理 / ファームウェア / プロファイリング / 計算機アーキテクチャ |
|---|
| Research Abstract |
本研究では、非数値計算処理分野のプログラムを高速に実行する次世代のマイクロプロセッサアーキテクチャを開発した。非数値計算処理分野のプログラムでは、並列性の検出・抽出が比較的容易な配列だけでなく、データ構造上、並列性の検出が困難な連結リストが多用される。本研究では、コンパイラやハードウェア設計の閉じた範疇での解決を試みるのではなく、両技術を含む領域で新たな方式を開発すること、および、ユーザプログラムと並列に実行し、ユーザプログラム実行のプロファイリングおよび制御を行うための小さな制御プログラムをファームウェアとして導入すること、の2点により、上記のようなデータ構造に対する高速化を統合的に実現する方式を開発した。
(1)ハードウェア機構の論理設計:プログラム実行制御方式を実現するハードウェア機構について、実際に論理設計を行った。スタンダードセル方式の設計手法を用いながら、本研究に関連するハードウェア機構とその周辺部分のみを巧みに切り出して設計を行い、論理回路図レベルでのクリティカルパスの評価を通して、本方式の実装がプロセッサ全体の動作周波数に与える影響を検証した。その結果、本方式を実現するハードウェア機構が全体の動作周波数に悪影響を与える可能性は極めて低いことを確認した。
(2)プログラム実行制御方式の性能評価:本研究で提案する方式の有効性について、精緻なシミュレーションによる定量的な性能評価を行った。その結果、並列実行の効果に比べて制御プログラム実行のオーバヘッドは僅かであり、高速化に関する十分な有効性を確認した。
|
-
[Publications] 布目 淳: "超並列計算機向き負荷量予測型動的負荷分散方式の改良"情報処理学会論文誌. 42・5. 1282-1285 (2001)
-
[Publications] 布目 淳: "超並列計算機のための負荷変化加速度を用いた負荷量予測型動的負荷分散方式の性能評価"電子情報通信学会 論文誌. J84-D-I・11. 1532-1541 (2001)
-
[Publications] 中井 甚輔: "境界データ同期型領域分割法を用いたPCクラスタ並列処理のための通信ライブラリの設計と評価"情報処理学会研究報告. 2002・22. 61-66 (2002)
-
[Publications] Shuji Yamamura: "Evaluation of a Data Preload Mechanism for a Linked List Structure"Systems and Computers in Japan, Wiley. 33.3. 21-30 (2002)
-
[Publications] 岡崎 裕之: "ペアリングを用いたグループ署名に関する二,三の考察"電子情報通信学会 技術研究報告. ISEC2002-64. 53-60 (2002)
-
[Publications] 横山 真也: "ハードウェア構成方式の設計支援システムGYPSI"情報処理学会 関西支部 支部大会講演論文集. 117-118 (2002)
