2002 Fiscal Year Annual Research Report
超薄高誘電率ゲート絶縁膜におけるシリコンとの界面制御の研究
Project/Area Number |
13852009
|
Research Institution | The University of Tokyo |
Principal Investigator |
鳥海 明 東京大学, 大学院・工学系研究科, 教授 (50323530)
|
Co-Investigator(Kenkyū-buntansha) |
喜多 浩之 東京大学, 大学院・工学系研究科, 助手 (00343145)
弓野 健太郎 東京大学, 大学院・工学系研究科, 講師 (40251467)
|
Keywords | 高誘電率膜 / 基板面方位 / 界面制御 / 酸化レート / 原子状酸素 / 斜入射X線反射率測定 / 分光エリプソメトリー / Open Circuit Potential法 |
Research Abstract |
Si/高誘電率膜界面を高精度に制御するために、本年度は界面層の正確な評価手法の構築を行った。まずは界面を劇的に変化させるために、シリコン結晶の面方位を変え、その上に高誘電率薄膜を形成し、その膜の電気的評価、物理分析的評価を行った。 電気的な評価結果からは、面方位の影響としてC-V測定のヒステリシスにわずかな違いが観測されたが、大きな差としては観測されなかった。 物理分析に関しては、斜入射X線反射率(GIXR)測定と分光エリプソメトリー(SE)測定を用いた。まず膜密度の変化に極めて敏感なGIXRで高誘電率膜の厚さを正確に求め、その結果をもとにSEを用いて界面層の厚さを二層近似の仮定のもとで求めた。その結果、三種類の面方位に関して酸素熱処理後の界面層の厚さに違いは見られないという興味深い結果が得られた。Siウェハーの酸素熱処理(酸化)も行ったが、この場合には大きな面方位依存性が観測された。さらに、界面層および酸化膜の形成レートも調べたが、高誘電率膜がある場合には、時間の初期には成長は早いが、すぐに飽和傾向を示す。一方、Siウェハーの場合は時間とともに増加する。この事から、界面層形成は単純な酸化過程ではなく、面方位に無関係に界面でほとんど100%の酸化反応が実現されていることがわかる。また、電気的にもほとんど差が無いという結果もこれに符合する。これらの知見をもとに次のステップとして、酸素熱処理で導入される酸素が実際に膜中のどこに分布しているかを調べることを計画している。 さらに、異なる手法としてOCP(Open Circuit Potential)法による高誘電率膜のイオン性について、実験的な知見を得ることを続けている。現在、深さ方向のステッププロファイルに関しては本手法によって大きな差として観測されることがわかった。
|
Research Products
(3 results)
-
[Publications] K.Kita, Y.Osaka, K.Kyuno, S.Takagi, K.Takasaki, M.Kubota, Y.Shimamoto, A.Toriumi: "Graphical Approach to Sensitive Detection of Interface Defects in Thin Oxide MOS Capacitors"International Semiconductor Technology Conference 2002 Published in Proc. Volume ECS(2003). (2003)
-
[Publications] K.Kita, M.Sasagawa, K.Kyuno, A.Toriumi: "New Characterization Technique for Depth-Dependent Dielectric Properties of High-k Films by Open-Circuit Potential Measurement"Proc. International Conference on Characterization and Metrology for ULSI Technology (Austin). (2003)
-
[Publications] K.Kita, M.Sasagawa, K.Kyuno, A.Toriumi: "New Method for Characterizing Dielectric Properties of High-k Films Using Time-dependent Open Circuit Potential Measurement"Ext. Abst. International Conference on Solid State Devices and Materials (Nagoya). 66-67 (2002)