2013 Fiscal Year Annual Research Report

コア数と動作周波数の動的変更によるメニーコア・プロセッサの性能向上手法の提案

Research Project

Project/Area Number	13J02888
Research Institution	Kyushu University
Principal Investigator	今村智史九州大学, 大学院システム情報科学府, 特別研究員(DC1)
Keywords	メニーコア・システム / 消費電力制約 / NUMAアーキテクチャ / 動作周波数 / スレッドアロケーション / 並列アプリケーション
Research Abstract	本研究の目的は、消費電力制約下におけるサーバシステムの性能最大化である。具体的には、数十個のプロセッサ・コアを搭載したメニーコア・システムにおいて、消費電力制約下での並列アプリケーションの実行を高速化することを目指している。この目的を達成するためには、プロセッサだけでなくメモリシステムも考慮した電力制御手法が必要不可欠であるため、この実現を本年度の研究実施計画とした。近年のサーバシステムにおける消費電力制約下でのアプリケーション実行は、プロセッサの動作周波数の制御によって一般的に実現されている。一方、サーバシステムには、高いスケーラビリティを達成するために、NUMA (Non-Uniform Memory Access)アーキテクチャがしばしば採用される。これは、メインメモリを共有する複数のプロセッサチップがインターコネクトで接続されたアーキテクチャである。このアーキテクチャにおいては、並列アプリケーションのスレッドをどのプロセッサチップに配置するかによって、性能と電力が大きく変化する。そのため、消費電力制約下での性能最大化を達成するためには、動作周波数とスレッドの配置を同時に最適化する必要がある。そこで本研究では、統計モデルを用いて最適な動作周波数とスレッド配置を予測する手法を提案している。本年度の研究では、ベンチマーク・プログラムを用いて、これら2つのノブを変化させた際の性能、電力、パフォーマンス・カウンタの値を計測し、それを基に統計モデルを作成した。このモデルを用いることで、実行対象の並列アプリケーションの特性に応じて動作周波数とスレッド配置を制御する手法が実現でき、消費電力制約を満たしつつ性能を最大化することが可能となる。
Current Status of Research Progress	Current Status of Research Progress 2: Research has progressed on the whole more than it was originally planned. Reason 上半期においては英国Queen's University Belfastに滞在し、提案方式の有効性検討を行うと供に、その実現法を海外研究者と議論した。また、下半期においては、アプリケーション実行中に取得したサンプリングデータを基に性能と電力を予測するための統計モデルの作成、当該モデルを用いた電力性能予測精度の評価、動的最適化手法の考案を行った。
Strategy for Future Research Activity	現在の研究では、プロセッサとメモリシステムに着目した電力制御手法を提案している。しかしながら、消費電力制約下においてサーバシステム全体の性能を最大化するためには、これらに加え、ストレージやインターコネクトの消費電力も考慮しなければならない。したがって、プロセッサ、メモリシステム、ストレージ、インターコネクトのすべてを消費電力制約に応じて制御する手法が必要である。今後の研究では、コンピュータ・アーキテクチャの観点からのアプローチのみならず、オペレーティングシステムやアプリケーションの観点からのアプローチも考慮し、上記のサーバシステム全体に対する電力制御手法を考案・提案する。