2013 Fiscal Year Annual Research Report
| Project/Area Number |
13J03978
|
|---|
| Research Institution | Shizuoka University |
|---|
Principal Investigator |
森脇 烈 静岡大学, 創造科学技術大学院, 特別研究員(DC2)
|
|---|
| Keywords | 高速動的再構成 / MIMD / ホログラムメモリ / 角度多重記憶 |
|---|
| Research Abstract |
高速動的再構成型プロセッサの重要な要素の一つであるホログラムメモリの研究開発を進めてきた。高速動的再構成型プロセッサでは、次世代の光メモリであるホログラムメモリに命令コードを大量に記憶させ、そのホログラムメモリから命令コードを読み出し、プロセッサ内の各コアに完全並列で転送することで、MIMDタイプのメニーコアプロセッサとしての高速動的再構成型プロセッサを達成できる。
高速動的再構成型プロセッサに使用するためのホログラムメモリの研究開発を進めるために、集積回路が耐えられる温度である120℃まで耐えられる新型のホログラムメモリを作成した。これまでのホログラムメモリでは、約80℃を超えると情報が読み出せなくなっていたが、今回の耐熱性のホログラムメモリでは温度を120℃まで上昇させても、問題なく再構成が行えることを実証した。
また、角度多重ホログラムメモリを作成し、再構成試験を行った。このホログラムメモリを作成するときに、自動ステージを用いて自動作成できるようにした。これまで作成してきたホログラムメモリは、ピンホールの位置を変えて情報を記憶させていたため、一つのピンホール内に一つの情報しか記憶させていなかったが、今回一つのピンホールに対して、2つの情報を記憶させた角度多重記憶のホログラムメモリを作成し、そのホログラムメモリを用いた再構成試験を行った。これにより、より多くの情報をホログラムメモリ内に記憶させ、その情報を高速動的再構成型プロセッサに転送し、再構成が行えることを実証した。
|
| Current Status of Research Progress |
Current Status of Research Progress
2: Research has progressed on the whole more than it was originally planned.
Reason
高速動的再構成型プロセッサの重要な要素であるホログラムメモリに関して、研究を進めた。ホログラムメモリの角度多重記憶特性は、今後100万以上の命令コードをホログラムメモリ内に記憶させる上で重要であり、今度、その角度多重記憶ホログラムメモリの有効性を実証した。
|
| Strategy for Future Research Activity |
よりコア数を増やした高速動的再構成型プロセッサを設計開発し、去年度に実証したホログラムメモリを用いて再構成試験を行い、MIMDタイプのメニーコアプロセッサとして、既存のプロセッサやGPGPUを上回る性能を発揮できることを実証する。
|
Research Products
(13 results)
-
-
-
-
[Presentation] FPGA Blokus Duo Solver using a massively parallel architecture2013
Author(s)
T. Yoza, R. Moriwaki, Y. Torigai, Y. Kamikubo, T. Kubota, T. Watanabe, T. Fujimori, H. Ito, M. Seo, K. Akagi, Y. Yamaji, M. Watanabe
Organizer
The 2013 Inteinational Conference on Field-Programmable Technology
Place of Presentation
京都リサーチパーク(京都府京都市下京区)
Year and Date
20131209-11
-
-
-
-
-
-
-
[Presentation] A 7-depth search FPGA Connect6 Solver2013
Author(s)
R. Moriwaki, T. Yoza, Y. Kamikubo, Y. Torigai, A. Tanigawa, T. Kubota, H. Ito, Y. Shirahashi, M. Watanabe
Organizer
The Fourth International Workshop on Highly Efficient Accelerators and Reconfigurable Technologies
Place of Presentation
The University of Edinburgh (Scotland, UK)
Year and Date
20130613-14
-
-
