アナログ・ディジタル混載システムにおけるディジタル基板雑音の低減に関する研究

2003 Fiscal Year Annual Research Report

• Project/Area Number: 14350195
• Research Institution: Tokyo Institute of Technology
• Principal Investigator: 高木 茂孝 東京工業大学, 大学院・理工学研究科, 教授 (10187932)
• Co-Investigator(Kenkyū-buntansha): 佐藤 隆英 東京工業大学, 大学院・理工学研究科, 助手 (10345390) ; 和田 和千 豊橋技術科学大学, 情報工学系, 講師 (00302943) ; 藤井 信生 東京工業大学, 大学院・理工学研究科, 教授 (00016601)
• Keywords: システムオンチップ / ディジタル雑音 / レイアウト

Research Abstract

近年,システムオンチップに関する研究が盛んになっており,高性能でかつ柔軟性に富むシステムとして,アナログ・ディジタル混載システムが注目されている.しかし,アナログ回路とディジタル回路とを同一チップ上に実現した場合,ディジタル回路の動作の決めるクロック信号などが基板を介してアナログ回路に混入し,アナログ回路の特性を劣化させるという問題がある.このアナログ回路に混入したクロック信号などはディジタル雑音と呼ばれており,従来は,ディジタル雑音を取り除くめに,アナログ回路を導体で囲む方法が取られていた.しかし,基板の深部からのディジタル雑音に関しては効果が低いことが知られていた.
本研究では,基板の深部からのディジタル雑音も取り除くため,ディジタル雑音を検知し,雑音と同じ大きさで位相が反転した信号を生成し,ディジタル雑音を打ち消す手法について検討を行った.主たるディジタル雑音源は時々刻々へんかするため,ディジタル雑音源の位置の影響を受けずに雑音を打ち消すことが望ましい.本研究では,ディジタル雑音除去回路の入力端子と出力端子の接続点を,従来用いられているアナログ回路を挟む2点から,ディジタル回路とアナログ回路の間の2点とすることにより,ディジタル雑音源の位置の影響をさほど受けずに雑音を打ち消すことができる手法を提案した.この手法では,低利得の増幅回路でディジタル雑音除去回路を構成することができるので,高速のディジタル雑音まで打ち消すことができる.さらに,本研究では,アナログ回路をディジタル雑音から守るガードリングやガードバンドのレイアウト手法についても検討を行い,ディジタル雑音を低減するためのレイアウト指針を提案した.
今後の課題として,ディジタル雑音低減回路やレイアウトの工夫の効果を,実際に集積回路を作成し,実証する必要がある.

Research Products

• [Publications] 伊藤和将, 和田和千, 田所嘉昭: "平衡型回路における線形浮遊抵抗対のMOSトランジスタによる等価構成"電気学会研究会資料. ECT-03-80. 1-6 (2003)
• [Publications] N.R.Agung, S.Takagi: "Active Shielding System for Digital Noise Suppression with Consideration on Arbitrary Noise Source Position"電気学会研究会資料. ECT-04-25. 35-39 (2004)
• [Publications] 鈴木寛人, ニコデムス・レディアン・アグン, 和田和千, 高木茂孝: "ガードリングと接地領域の形状による基板雑音の低減効果の検討"電気学会研究会資料. ECT-04-25. 23-26 (2004)
• [Publications] N.R.Agung, H.Suzuki, K.Wada, S.Takagi: "Optimized Design of Active Shield Circuit with Consideration On-chip Layout"電気学会研究会資料. ECT-04-25. 27-30 (2004)