ナイキスト周波数を超える撮像を実現する集積回路に関する研究

2003 Fiscal Year Annual Research Report

• Project/Area Number: 14750253
• Research Institution: Ibaraki University
• Principal Investigator: 木村 孝之 茨城大学, 工学部, 講師 (50302328)
• Keywords: ナイキスト周波数 / イメージセンサ / デジタル信号処理 / 集積回路 / 離散フーリエ変換

Research Abstract

1次元のナイキスト周波数を超える撮像を実現する集積回路に関する研究を行った。前年度は集積回路のプロトタイプとしてDFT(Discrete Fourier Transform)を用いたSoC(System on a Chip)LSIを試作した。本年度はまずその性能評価を行った。性能評価を行うためには、数十MHzのクロック周波数に同期してデータ信号を与える必要があったため、CPLD(Complex Programmable Logic Device)を用いて信号を与え評価した。その結果、29.1MHzのクロック周波数で動作した。このクロック周波数で動作させると一回の高解像度化処理を140.75μsで実行することができる。またその時の消費電力は350mWであった。この試作したLSIでは1次元の画像しか処理しないためこの速度でも問題ないが、本研究で目指しているのは2次元画像の高解像度化である。そのためさらに高速化を行う必要がある。
DFTを用いた回路の速度を改善するため、高速にフーリエ変換を実行できるFFT(Fast Fourier Transform)を用いたLSIを設計した。デジタル信号処理回路では2つの32点の1次元信号から、1つの64点の1次元信号を複元する。信号処理回路は2つの32点FFT回路、1つの複素数計算回路、1つの64点IFFT(Inverse FFT)回路からなる。回路間にレジスタを入れることにより、2段のパイプライン構成とした。これらの回路を4.9mm角のチップに集積化した。集積化したゲートはNAND換算で約10万ゲートであった。試作はVDEC(東京大学大規模集積システム設計教育センター)を通してROHM社0.35μm CMOS標準プロセスにて行った。試作したLSIの動作の確認を行った。数種類のテストパターンを用いて正しい動作を確認した。続いて最高動作周波数と消費電力を調べた。これらの特性評価にはDFTを用いたLSIと同様にCPLDを用いて信号を与えた。その結果、44.3MHzのクロック周波数で動作した。このクロック周波数では一回の高解像度化処理を5.7μsで行うことができ、DFTを用いた場合よりも約24倍高速であった。この時の消費電力は509mWであった。この値はDFTを用い左LSIのクロック-周波数の関係とほぼ同じであった。一秒あたりの計算回数を同じにした場合に消費電力を比べると、FFTを用いたLSIがDFTを用いた場合よりも約1/16であった。これらの点からも、高速化の利点が明らかである。
以上の様に、高解像度化の計算を高速化することにより、一回の計算あたりの消費電力を減らすことができた。これは携帯機器への搭載を目標としている本研究にとってとても重要である。

Research Products

• [Publications] 木村孝之, 後藤陽久, 高塚 昇, 白木広光: "ローパスフィルタを用いた、イメージセンサのナイキスト周波数を超える2次元画像復元の理論とシミュレーション"電気学会論文誌E. 123・8. 285-291 (2003)