高度情報化時代実現の鍵を握るノイズ機構の解明に関する研究

2003 Fiscal Year Annual Research Report

• Project/Area Number: 14750265
• Research Institution: Hiroshima University
• Principal Investigator: 上野 弘明 広島大学, 先端物質科学研究科, 助手 (50314729)
• Keywords: MOSFET / 1 / fノイズ / 回路シミュレーション

Research Abstract

MOSFETの1/fノイズスペクトルの測定・解析結果から回路シミュレーション用のMOSFET 1/fノイズモデルの開発を行った。従来から存在するMOSFETの1/fノイズモデルはノイズのデバイスサイズ依存性やバイアス依存性を1つの式で再現することができない。そこで本研究では、1つのモデル式であらゆるデバイスサイズ、バイアス条件での1/fノイズを再現できるモデルの開発を目指した。
まず、MOSFETの低周波ノイズを測定したところ、1/fノイズだけではなく、MOSFETの酸化膜部分のトラップの不均一性による非1/fノイズスペクトルを観測した。観測した非1/fノイズスペクトルをウェハー上のすべてのチップで平均したところ、トラップの不均一性による非1/fノイズスペクトルを平均化し、正確な1/fノイズを抽出することができた。回路シミュレーションのモデルとして必要なのは、この平均化した1/fノイズスペクトルであるので、開発したモデルによるノイズの計算値をこの平均化した1/fノイズの測定値と比較した。1/fノイズモデルの開発には、MOSFETのチャネル内におけるキャリア濃度分布が重要であることがわかったので、チャネル内キャリア濃度分布を従来のモデル式の元となる公式に代入し、新たなモデルを導出した。
モデルによる計算値と上記の測定値との比較から、開発したMOSFETの1/fノイズモデルはあらゆるデバイスサイズ、あらゆるバイアス条件において、測定値を再現することができることがわかった。これにより、回路シミュレーションにおいて1/fノイズを正確に予測できる。

Research Products

• [Publications] S.Matsumoto, K.Hisamitsu, M.Tanaka, H.Ueno, et al.: "Validity of Mobility Universality for Scaled Metal-Oxide-Semiconductor Field-Effect Transistors Down to 100nm Gate Length"Journal of Applied Physics. 92. 5228-5232 (2002)
• [Publications] M.Miura-Mattausch, H.Ueno, et al.: "100nm-MOSFET Model for Circuit Simulation : Challenges and Solutions"IEICE Transactions on Electronics. E86-C. 1009-1021 (2003)