高速通信用包囲ゲート型シリコンナノロッドトランジスタの研究

2014 Fiscal Year Annual Research Report

• Project/Area Number: 14F04797
• Research Institution: Tokyo Institute of Technology
• Principal Investigator: 小田 俊理 東京工業大学, 量子ナノエレクトロニクス研究センター, 教授 (50126314)
• Co-Investigator(Kenkyū-buntansha): HERBSCHLEB Ernst 東京工業大学, 量子ナノエレクトロニクス研究センター, 外国人特別研究員
• Project Period (FY): 2014-04-25 – 2017-03-31
• Keywords: シリコンナノロッド / トランジスタ

Outline of Annual Research Achievements

本研究の目的は、将来の大容量高速通信用の革新的デバイスであるシリコンナノロッドトランジスタを開発することである。まず、Synopsys Sentaurusを使用するシミュレーション技術により、包囲ゲート型シリコンナノロッドトランジスタの設計を行った。シミュレーションは以下の4つの工程を行った。第1に、デバイスレイアウトの設計として、ナノロッドの直径、高さ、酸化膜厚、ソース・ドレイン電極の位置、ゲート電極の位置を変化パラメータとしてデバイス動作を検討した。さらにドーピングプロファイルを決定した。第2に、伝導チャネルの計算のためのメッシュを検討した。第3に、デバイス特性のモデルを検討した。単純なドリフトモデルを検討した後、より複雑な濃度勾配モデルも検討した。第4に、シミュレーション結果をプロットして、デバイス構造、メッシュ、輸送シミュレーション結果を可視化した。
ナノロッドの作製には、金ナノ粒子を触媒核とするVLSCVD (Vapor-liquid-Solid Chemical Vapor Deposition)法を検討した。ナノロッド成長条件として、成長基板はシリコン酸化膜、<100>Si、<111>Siの3種類を検討した。触媒金属の粒径を2種類変化させた、成長温度として400-500℃を検討した。成長時間は15分に固定した。形成したシリコンナノロッドの直径、長さ、密度をSEMにより観察した。
デバイスの作製としては、まずシリコン基板の表面を酸化して絶縁性基板とした。継いで電子ビーム露光により金属パターンを形成し、グローバルアドレスマークを形成した。溶液中に分散させたシリコンナノロッドを滴下させた後、SEM観察により、ナノロッドの位置情報を記録した。第2の電子ビーム露光により、見つかったナノロッドに電極を形成して、電流測定を行う準備を完了した。

Current Status of Research Progress

3: Progress in research has been slightly delayed.

Reason

研究の開始は11月からであったが、2月1日から3月末まで、クリーンルームの空調工事のため、電子ビーム露光装置が使用できず、計画通り進めることはできなかった。その間シミュレーションによるデバイス設計を進めたので計画全体としては支障は無い。

Strategy for Future Research Activity

シリコンナノロッドの作製を行う。構造および電気特性を評価して、プロセスステップの改良を行う。デバイスを作製し、室温測定により動作を確認する。オーミック電極の性能を調べるためには、4.2K での測定を行う。
同時にシミュレーション技術により、電気特性を解析し、シリコンナノロッドおよびデバイス構造の最適化を行う。シミュレーション技術は電気特性だけでは無く、結晶成長のいくつかの工程も解析する。
さらに極低温（1.2K） に冷却して、1次元量子化チャネルが形成されているかどうかの確認を行う。