2015 Fiscal Year Annual Research Report
データ圧縮技術を核とした高帯域・高性能専用計算機アーキテクチャの開拓
| Project/Area Number |
14J02823
|
|---|
| Research Institution | Tohoku University |
|---|
Principal Investigator |
上野 知洋 東北大学, 情報科学研究科, 特別研究員(DC2)
|
|---|
| Project Period (FY) |
2014-04-25 – 2016-03-31
|
| Keywords | データ圧縮 / メモリ帯域 / 数値計算 / FPGA / ストリーム計算 |
|---|
| Outline of Annual Research Achievements |
本研究の目的は、計算性能を決定する大きな要因の一つであるメモリ帯域を、機械的な改良なしで向上させる手法の提案と評価である。メモリ帯域が不足する場合、計算プロセッサ自体の計算性能を十分に発揮することができない。本研究では、専用に設計した帯域圧縮ハードウェアによりメモリ帯域の制限を越える計算性能を実現するアーキテクチャを提案した。具体的な評価のために、FPGAを用いたストリーム計算に対して提案したハードウェアを適用し、その効果の実証と計算性能向上の評価を行った。
本年度の研究内容として、提案手法を実際のアプリケーションに対して適用し、性能についての定量的な評価を行った。実用問題への適用のため、数値計算における浮動小数点データに対して効果的なデータ圧縮手法の採用と、計算処理自体に影響しない独自のマルチチャネル圧縮・展開を採用したハードウェアの開発を行った。数値流体計算に対する適用の結果、実機上のスループットが最大120%向上し、計算性能は最大約70%向上した。また、ハードウェアによるデータ圧縮において回路面積と圧縮性能がトレードオフの関係にあることに注目し、これらの性能をあらかじめ選択可能な汎用性の高いシステムを提案した。
本研究の意義は、ハードウェアによる高性能なデータ圧縮をパイプライン処理に組み込むことで、計算に影響することなくメモリ帯域不足による性能低下を緩和できることである。本研究における重要な概念として、ハードウェア資源をメモリ帯域の向上に利用するという点があげられる。提案手法を拡張し、汎用な帯域圧縮システムを構築することにより、様々な場面で帯域による制限に縛られない計算機アーキテクチャの実現が期待される。
|
| Research Progress Status |
27年度が最終年度であるため、記入しない。
|
| Strategy for Future Research Activity |
27年度が最終年度であるため、記入しない。
|
Research Products
(4 results)
