2015 Fiscal Year Annual Research Report
Ｈｉｇｈ－ｋ／ＳｉＧｅ ＭＯＳ界面を用いたＳｉＧｅ光電子集積回路に関する研究
| Project/Area Number |
14J09221
|
|---|
| Research Institution | The University of Tokyo |
|---|
Principal Investigator |
韓 在勲 東京大学, 工学系研究科, 特別研究員(DC1)
|
|---|
| Project Period (FY) |
2014-04-25 – 2017-03-31
|
| Keywords | SiGe MOS型光変調器 / Direct wafer bonding |
|---|
| Outline of Annual Research Achievements |
前からの研究を引きついで、Si MOS(Metal-oxide-semiconductor)型光変調器に関する研究を随行した。この研究では主に、作成プロセスを確立する研究と、EOT(Equivalent oxide thickness)スケーリングがMOS型光変調器の変調帯域幅に与える影響に関する研究を分けて調べた。
プロセスに関する研究では、前年度報告した、貼り合わせ法による良好なMOS構造を用いて実際光変調器を作るための技術を確立した。実際制作したデバイスは、今回はプロセス上の問題があり動作させることには失敗したが、様々な問題点を見つけることが出来たので、それを生かし、次の作成時には動作させることを目標にして研究を進めている。
2番目の課題として、EOTスケーリングが変調帯域幅に与える影響をシミュレーションにより調べた。EOTをスケーリングすると、蓄積容量の増大に伴うRC時定数の増大により、変調器の動作速度が遅くなってしまう。よって、Si MOS光変調器には変調帯域幅と変調効率の間にTrade-off関係があることを示した。この関係を破るために、SiからSiGeに材料を変えることを提案した。SiGeの場合、変調効率の増大効果に関しては既に報告されているが、変調帯域幅に対する影響は調べられていなかった。SiGeの場合、Siより移動度が高くなるので、抵抗が低減される。この効果より、RC時定数での抵抗を減らすことが出来、変調帯域幅も改善できることが分かった。従い、SiGeを用いることによって、変調帯域幅と変調効率を両方よくさせることが出来ることが分かり、Siの限界を突き破ることが出来ることが分かった。
|
| Current Status of Research Progress |
Current Status of Research Progress
2: Research has progressed on the whole more than it was originally planned.
Reason
Direct wafer bonding(貼り合わせ)技術を確立し、今後のデバイス制作の基盤技術を確立した。後、SiGe MOS光変調器の理論的性能限界などを議論し、既存のSiよりどれだけ優れているかを明らかにした。
|
| Strategy for Future Research Activity |
確立したプロセス技術を用いて、実際のデバイス制作に取り組む。制作したデバイスを評価し、理論計算で予測したものが実際達成されているかを確認する予定である。
後、貼り合わせ技術を用いて優れた光特性を持つIII-V材料を一緒に集積できることも分かったので、更なる性能向上を図る。
|
Research Products
(6 results)
