2004 Fiscal Year Annual Research Report
三次元積層型プロセッサチップを用いた超高性能並列処理システム
| Project/Area Number |
15106006
|
|---|
| Research Institution | Tohoku University |
|---|
Principal Investigator |
小柳 光正 東北大学, 大学院・工学研究科, 教授 (60205531)
|
|---|
| Co-Investigator(Kenkyū-buntansha) |
羽根 一博 東北大学, 大学院・工学研究科, 教授 (50164893)
寒川 誠二 東北大学, 流体力学研究所, 教授 (30323108)
栗野 浩之 東北大学, 大学院・工学研究科, 助教授 (70282093)
沈 正七 東北大学, 大学院・工学研究科, 助手 (00333849)
宮川 宣明 株式会社本田技研研究所, チーフリサーチャー(研究職)
|
|---|
| Keywords | 三次元積層型プロセッサ / マルチポート共有メモリ / 三次元積層化技術 / ウェーハ貼り合わせ / 光インターコネクション / 光導波路 / 並列処理システム / 高速データ転送 |
|---|
| Research Abstract |
本研究の核となるのは、三次元積層構造をもつ共有メモリとそれを搭載した三次元積層型プロセッサおよびそれらを光インターコネクションで接続した共有メモリシステムである。三次元積層型共有メモリは各ノードにあるプロセッサのマルチポート入力メモリとしても働くのでこのメモリはノード共有メモリと見なすことができる。一方、複数の共有メモリユニットを光インターコネクションで接続した共有メモリシステムは、複数の共有メモリユニット間でデータを共有することから、ネットワーク共有メモリと見なすことができる。本研究では、このようなノード共有メモリとネットワーク共有メモリの基本動作を確認するために、テストチップおよびテストモジュールの試作を行なう。平成16年度は、このようなテストチップおよびテストモジュールの試作に必要なチップ製作技術およびマルチチップ製作技術について検討した。具体的には、SOI基板に作製したCMOS・LSIチップをCMP(Chemical Mechanical Polishing)によって薄層化した後、それを多層に積層して三次元LSIとする新しい三次元積層化技術を確立した。この技術を用いて作製した三次元積層型のSOIデバイスで良好な特性が得られることを確認した。また、光導波路と三次元積層チップを接続する光インターコネクション技術と、それを用いたマルチチップモジュール製作技術も確立し、光インターコネクションを用いたチップ間データ転送の確認にも成功した。さらに、シミュレーテッド・アニール法を用いた三次元積層型集積回路用回路設計ツールを開発し、三次元LSIにおける配線長分布の評価も可能となった。
|
Research Products
(6 results)
