2005 Fiscal Year Annual Research Report
三次元積層型プロセッサチップを用いた超高性能並列処理システム
| Project/Area Number |
15106006
|
|---|
| Research Institution | Tohoku University |
|---|
Principal Investigator |
小柳 光正 東北大学, 大学院・工学研究科, 教授 (60205531)
|
|---|
| Co-Investigator(Kenkyū-buntansha) |
羽根 一博 東北大学, 大学院・工学研究科, 教授 (50164893)
寒川 誠二 東北大学, 流体科学研究所, 教授 (30323108)
福島 誉史 東北大学, 大学院・工学研究科, 助手 (10374969)
|
|---|
| Keywords | 三次元積層型プロセッサ / マルチポート共有メモリ / 三次元積層化技術 / ウェーハ貼り合わせ / 光インターコネクション / 光導波路 / 並列処理システム / 高速データ転送 |
|---|
| Research Abstract |
本研究の核となるのは、三次元積層構造をもつ共有メモリとそれを搭載した三次元積層型プロセッサおよびそれらを光インターコネクションで接続した共有メモリシステムである。三次元積層型共有メモリは各ノードにあるプロセッサのマルチポート入力メモリとしても働くのでこのメモリはノード共有メモリと見なすことができる。一方、複数の共有メモリユニットを光インターコネクションで接続した共有メモリシステムは、複数の共有メモリユニット間でデータを共有することから、ネットワーク共有メモリと見なすことができる。本研究では、このようなノード共有メモリとネットワーク共有メモリの基本動作を確認するために、テストチップおよびテストモジュールの試作を行なう。平成17年度は、共有メモリを搭載した三次元積層型プロセッサをプロセッサ部分と共有メモリ部分に分けて回路設計を行い、平成16年度までに確立した三次元集積化技術を用いて積層型のテストチップを試作した。試作した三次元積層型プロセッサ・テストチップはメモリ層、制御回路層、プロセッサ層の3層から成っている。このテストチップを用いて、メモリ層からデータを読み出し、それを制御回路層、プロセッサ層に送り、プロセッサ層で演算させるという一連の演算処理を実行させることに成功している。三次元積層型共有メモリ・テストチップに関しては、世界初の10層積層の三次元積層型メモリの試作に成功している。このメモリ・テストチップを用いて、共有メモリの重要な基本動作である多層メモリ間のブロードキャスト・データ転送を確認している。光インターコネクションを有するマルチチップ・モジュールに関しては、SRAM(Static Random Access Memory)テストチップを設計、試作し、これらを光導波路で接続して、メモリチップ間の光によるデータ転送を確認した。
|
Research Products
(6 results)
